PLLとDLLの違い：制御するもの・逓倍・ジッタ・安定性・用途を比較
どちらも基準のクロックとの位相のずれを検出し、それがゼロになるようにフィードバックで制御する回路ですが、動かすものが違います。PLLは電圧制御発振器(VCO)の周波数を動かし、自分で発振したクロックを基準に合わせるので、分周器と組み合わせて基準の何倍もの周波数を作れます。DLLは入力のクロックそのものを遅延線に通し、その遅延を調整して位相をそろえるだけなので、周波数は変えられませんが、ジッタが蓄積せず、ループも安定で設計しやすいという特長があります。
| 項目 | PLL | DLL |
|---|---|---|
| 名前 | Phase-Locked Loop(位相同期回路) | Delay-Locked Loop(遅延同期ループ) |
| 制御するもの | VCOの周波数(位相は周波数を積分したもの) | 遅延線の遅延の量 |
| 主な構成 | 位相周波数比較器、チャージポンプ、ループフィルタ、VCO、帰還の分周器 | 位相比較器、チャージポンプ、ループフィルタ(コンデンサ)、電圧制御の遅延線 |
| 出力のクロック | VCOが自分で発振したクロック | 入力のクロックを遅らせたもの |
| 周波数の逓倍 | できる。帰還に1/Nの分周器を入れると基準のN倍(小数倍の方式もある) | 基本はできない。出力は入力と同じ周波数(多相の出力を組み合わせて逓倍する方式もある) |
| ジッタ | VCOのゆらぎが周期ごとに蓄積し、ループの帯域より低い成分だけが補正される。基準のジッタは帯域より高い成分が除かれる | 遅延線はジッタを蓄積しない。入力のジッタはほぼそのまま出力に伝わる |
| ループの安定性 | VCOが積分の働きをするので2次以上のループになり、位相余裕を見てループフィルタを設計する必要がある | 遅延線は積分の働きを持たないので1次のループにでき、安定で設計しやすい |
| ロック | 広い周波数の範囲でロックできるが、ロックまでの時間は長め | 速くロックできるが、遅延の範囲が限られ、1周期ずれた位置にロックする誤ったロックに注意が必要 |
| 主な用途 | 水晶の基準から高い周波数のクロックを作る、無線の周波数シンセサイザ、SerDesのクロックやクロック・データ・リカバリ(CDR) | DDR DRAMの出力とクロックのタイミング合わせ、クロックのデスキュー、多相のクロックの生成 |
数値は代表的な目安で、世代や製品によって異なります。