タイミング解析とCDC

OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。

  1. A1.05 ns
  2. B1.40 ns
  3. C1.25 ns
答えと解説を見る

正解:A. 1.05 ns

OCVディレーティングは、同じチップ内でも場所によって遅延がばらつくことを見込み、セットアップには最も不利な組み合わせ(送り側は遅く、受け側のクロックは早く)を想定する方法です。到着時刻は 1.1 × (1.0 + 1.5) = 2.75 ns、要求時刻は 3.0 + 0.9 × 1.0 − 0.1 = 3.8 ns なので、スラックは 1.05 ns です。1.40 ns はディレーティングをしない値、1.25 ns はデータ経路だけに係数を掛けた値です。ホールド解析では係数の掛け方が逆になります。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。
  2. 周期 2.0 ns のクロックで動く回路で、データの到着時刻(クロック→出力遅延と組み合わせ回路の遅延の合計)が 3.3 ns、セットアップ時間が 0.1 ns の経路がある。この経路は2サイクルに1回だけ取り込めばよいので、セットアップのマルチサイクルパスを2に設定した。セットアップのスラックはいくらか。
  3. セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。
  4. フォールスパス(set_false_path)を設定するのが適切な経路はどれか。
  5. 周期 2.0 ns、デューティ比50%のクロックで、立ち上がりエッジで送り出し、立ち下がりエッジで取り込む経路がある。セットアップ時間を 0.1 ns、スキューを0とすると、クロック→出力遅延と組み合わせ回路の遅延の合計に許される最大値はいくらか。