첨단 트랜지스터(FinFET과 GAA)

DIBL(Drain Induced Barrier Lowering)에 대한 설명으로 올바른 것은?

  1. A게이트 절연막이 시간이 지남에 따라 파괴되는 현상
  2. B배선의 금속 원자가 전류로 이동하는 현상
  3. C드레인 전압이 높을수록 소스 쪽의 전위 장벽이 낮아져 문턱 전압이 저하되는 현상
정답과 해설 보기

정답: C. 드레인 전압이 높을수록 소스 쪽의 전위 장벽이 낮아져 문턱 전압이 저하되는 현상

게이트 길이가 짧으면 드레인의 전계가 소스 근처까지 미쳐 소스와 채널 사이의 전위 장벽을 낮춰 버립니다. 그 결과 드레인 전압이 높을수록 문턱 전압이 내려가고 오프 시의 누설 전류가 늘어납니다. DIBL은 「드레인 전압 1 V당 문턱값의 변화(mV/V)」로 나타내며, 첨단 트랜지스터에서는 수십 mV/V 이하로 억제합니다. 증폭 회로에서는 출력 저항을 낮추는 원인이 되기도 합니다.

이 분야 연습하기 분야로 돌아가기

첨단 트랜지스터(FinFET과 GAA)의 다른 문제

  1. FinFET에서 트랜지스터의 실효 채널 폭을 조정하는 방법으로 올바른 것은?
  2. GAA 다음 세대 구조로 연구되고 있는 CFET(Complementary FET)의 특징으로 올바른 것은?
  3. High-k/메탈 게이트 트랜지스터에서 문턱 전압을 조정하는 주된 수단의 하나는?
  4. 게이트 라스트(리플레이스먼트 메탈 게이트) 공정에 대한 설명으로 올바른 것은?
  5. 완전 공핍형 SOI(FD-SOI) 트랜지스터의 장점으로 올바른 것은?

이 분야의 비교