첨단 트랜지스터(FinFET과 GAA)
DIBL(Drain Induced Barrier Lowering)에 대한 설명으로 올바른 것은?
- A게이트 절연막이 시간이 지남에 따라 파괴되는 현상
- B배선의 금속 원자가 전류로 이동하는 현상
- C드레인 전압이 높을수록 소스 쪽의 전위 장벽이 낮아져 문턱 전압이 저하되는 현상
정답과 해설 보기
정답: C. 드레인 전압이 높을수록 소스 쪽의 전위 장벽이 낮아져 문턱 전압이 저하되는 현상
게이트 길이가 짧으면 드레인의 전계가 소스 근처까지 미쳐 소스와 채널 사이의 전위 장벽을 낮춰 버립니다. 그 결과 드레인 전압이 높을수록 문턱 전압이 내려가고 오프 시의 누설 전류가 늘어납니다. DIBL은 「드레인 전압 1 V당 문턱값의 변화(mV/V)」로 나타내며, 첨단 트랜지스터에서는 수십 mV/V 이하로 억제합니다. 증폭 회로에서는 출력 저항을 낮추는 원인이 되기도 합니다.