Wat is CoWoS?

2.5D-verpakkingstechniek van TSMC. Logicachips en HBM worden naast elkaar op een silicium-interposer geplaatst en verbonden; veel gebruikt voor onder meer GPU's voor AI.

Japanse benaming: CoWoS

“CoWoS” komt voor in 2 oefenvragen uit 1 onderwerpen, bijv. Geavanceerde technologieën (3D-integratie, chiplets).

Vakgebied: Geavanceerde technologieën (3D-integratie, chiplets)

Nu oefenen: vragen over CoWoS

Welke 2.5D-integratietechniek van TSMC wordt veel gebruikt om GPU's voor AI en HBM naast elkaar op een silicium-interposer te verbinden?

  1. AInFO
  2. BEMIB
  3. CCoWoS
Antwoord en toelichting tonen

Antwoord: C. CoWoS

CoWoS (Chip on Wafer on Substrate) is een 2.5D-integratietechniek waarbij chips op een interposer in waferformaat worden geplaatst (Chip on Wafer) en die vervolgens op het packagesubstraat wordt geplaatst (on Substrate). Interposers kunnen tot enkele malen het belichtingsveld groot worden gemaakt en worden veel gebruikt om GPU's voor AI met meerdere HBM's te verbinden. Door de sterk gegroeide AI-vraag werd het uitbreiden van de productiecapaciteit een grote uitdaging. InFO is een fan-outtype en EMIB is Intels brugmethode.

Welke door TSMC ontwikkelde fan-out wafer-level-packagingtechniek werd in 2016 algemeen bekend doordat hij in een smartphoneprocessor werd toegepast?

  1. AInFO (Integrated Fan-Out)
  2. BCoWoS
  3. CHBM
Antwoord en toelichting tonen

Antwoord: A. InFO (Integrated Fan-Out)

InFO is een fan-out packagingtechniek waarbij een herbedradingslaag wordt gevormd op een gereconstrueerde wafer waarin chips in hars zijn ingebed, en die dun en klein kan zijn omdat geen packagesubstraat wordt gebruikt. In 2016 werd hij toegepast in een smartphoneprocessor van het Amerikaanse Apple, in de vorm van PoP met erboven gestapeld geheugen, wat de aanleiding was voor de brede verspreiding van geavanceerde fan-out packaging. CoWoS is een 2.5D-integratie met interposer en HBM is een gestapeld geheugen.

“CoWoS” in de toelichting

Vragen met “CoWoS” (2)

  1. Welke 2.5D-integratietechniek van TSMC wordt veel gebruikt om GPU's voor AI en HBM naast elkaar op een silicium-interposer te verbinden?
  2. Welke door TSMC ontwikkelde fan-out wafer-level-packagingtechniek werd in 2016 algemeen bekend doordat hij in een smartphoneprocessor werd toegepast?

Verwante termen

HBM (high bandwidth memory) GPU Silicium-interposer Herbedradingslaag (RDL) 2.5D-integratie 3D-packaging Chiplet Hybride bonding (hybrid bonding) Microbump TSV (through-silicon via)

Naar de woordenlijst