Packagingmethode waarbij chips verticaal worden gestapeld en boven en onder via TSV of hybride bonding worden verbonden. De bedrading wordt korter, waardoor het sneller is en minder stroom verbruikt, maar warmteafvoer wordt een uitdaging.
Japanse benaming: 3D実装
Vakgebied: Geavanceerde technologieën (3D-integratie, chiplets)
3D-packaging stapelt dies verticaal en verbindt ze door de stapel heen in plaats van via package- of printplaatbedrading. Through-silicon via's (TSV's) zijn verticale koperen geleiders door gedund silicium die signalen en voeding van de ene die naar de volgende voeren, meestal verbonden via microbumps. Hybrid bonding verbindt twee dies of wafers direct, koperen pads met koper en het omringende diëlektricum met diëlektricum, zonder bumps, wat veel fijnere verbindingspitches mogelijk maakt. Dies kunnen wafer-to-wafer, die-to-wafer of die-to-die worden gebond.
Door te stapelen liggen dies slechts tientallen micrometers van elkaar in plaats van millimeters naast elkaar. Kortere interconnects hebben een lagere capaciteit, dus signaalvertraging en de energie voor het opladen van draden nemen af. Verbindingen kunnen over het hele die-oppervlak worden verdeeld in plaats van langs de randen te liggen, wat veel meer parallelle verbindingen en een hoge bandbreedte oplevert. Ook de footprint krimpt. Bekende voorbeelden zijn gestapeld DRAM zoals HBM (high bandwidth memory), beeldsensoren waarbij de pixelarray op een logica-die is gebond, en extra cachegeheugen dat op een processor is gestapeld.
2.5D-packaging plaatst dies naast elkaar op een tussensubstraat, meestal een silicium interposer met fijne bedrading, en verbindt ze lateraal. 3D-packaging stapelt dies op elkaar. 2.5D is makkelijker te koelen omdat elke die contact kan maken met de heat spreader, terwijl 3D de kortste verbindingen geeft. De twee worden vaak gecombineerd: HBM is zelf een 3D-stapel van DRAM-dies op een basis-die, en meerdere HBM-stapels worden in een 2.5D-opstelling naast een GPU of accelerator op een interposer geplaatst.
Stapelen concentreert vermogen op een kleine footprint, en warmte van binnenliggende dies moet door bondlagen en gedund silicium naar het koellichaam, zodat temperaturen stijgen en prestaties en betrouwbaarheid lijden. Thermische floorplanning, zoals de heetste die naast het koellichaam plaatsen, is essentieel. Ook de yield stapelt zich op: één slechte die kan een hele stapel onbruikbaar maken, dus dies worden vóór het stapelen getest om known-good dies te selecteren, wat in het voordeel van die-to-wafer-bonding werkt. TSV's veroorzaken bovendien mechanische spanning, dus transistors in de buurt blijven buiten een keep-out-zone eromheen.
2.5D-packaging plaatst dies naast elkaar op een interposer en verbindt ze lateraal, terwijl 3D-packaging dies verticaal stapelt en ze verbindt met TSV's of hybrid bonding.
Warmteafvoer is de meest opvallende uitdaging, omdat warmte van binnenliggende dies door andere dies en bondlagen moet stromen; yieldverlies door één slechte die en testtoegang zijn eveneens grote problemen.
Een TSV (through-silicon via) is een verticale elektrische verbinding, meestal van koper, die door een gedunde siliciumdie loopt, zodat signalen en voeding direct naar een die erboven of eronder kunnen.
2.5D-integratie Chiplet CoWoS HBM (high bandwidth memory) Herbedradingslaag (RDL) Hybride bonding (hybrid bonding) Microbump Silicium-interposer TSV (through-silicon via) UCIe