Wat is ATPG (automatic test pattern generation)?

Automatisch genereren van testpatronen voor het detecteren van fouten uit de netlijst van een circuit. Wordt gebruikt in combinatie met scanontwerp.

Japanse benaming: ATPG(自動テストパターン生成)

“ATPG (automatic test pattern generation)” komt voor in 7 oefenvragen uit 4 onderwerpen, bijv. Testen en inspectie, Metrologie en analyse, Opbrengst en kwaliteitsbeheersing.

Vakgebied: Testen en inspectie

Nu oefenen: vragen over ATPG (automatic test pattern generation)

Welke beschrijving van scanontwerp, een vorm van Design for Test (DFT), is juist?

  1. AHet oppervlak van de chip wordt met een optische microscoop afgetast om defecten te vinden
  2. BTijdens de test wordt de voedingsspanning geleidelijk verhoogd om de bedrijfsgrens te bepalen
  3. CDe flip-flops in de schakeling worden als schuifregister gekoppeld, zodat de interne toestand eenvoudig kan worden ingesteld en waargenomen
Antwoord en toelichting tonen

Antwoord: C. De flip-flops in de schakeling worden als schuifregister gekoppeld, zodat de interne toestand eenvoudig kan worden ingesteld en waargenomen

Bij scanontwerp krijgt de ingang van elke flip-flop een omschakelende selector, zodat de flip-flops tijdens de test in serie worden geschakeld (scanketen). Extern kan dan door schuiven een willekeurige waarde worden ingesteld en kan de interne waarde door schuiven worden uitgelezen. De test van een sequentiële schakeling wordt hierdoor vervangen door de test van een combinatorische schakeling, zodat ATPG automatisch patronen met een hoge foutdekking kan genereren. Aftasten met een microscoop of een spanningssweep is iets anders.

Welke beschrijving van het stuck-at-foutmodel (stuck-at fault) dat bij de test van logische schakelingen wordt gebruikt, is juist?

  1. AEen fout waarbij het signaal vertraagd wordt doorgegeven
  2. BEen fout waarbij de waarde van een signaallijn vastligt op 0 of 1
  3. CEen fout waarbij de temperatuur van de chip stijgt
Antwoord en toelichting tonen

Antwoord: B. Een fout waarbij de waarde van een signaallijn vastligt op 0 of 1

Het stuck-at-foutmodel gaat uit van fouten waarbij een signaallijn in de schakeling altijd 0 (stuck-at-0) of altijd 1 (stuck-at-1) is; bij n signaallijnen zijn er 2n fouten. Het model is eenvoudig, maar kan veel fysieke defecten zoals kortsluitingen en onderbrekingen vertegenwoordigen en vormt de basis van ATPG en de beoordeling van de foutdekking. Fouten waarbij een signaal trager wordt, worden met het vertragingsfoutmodel behandeld; temperatuurstijging is geen foutmodel.

“ATPG (automatic test pattern generation)” in de toelichting

Vragen met “ATPG (automatic test pattern generation)” (7)

  1. Welke beschrijving van scanontwerp, een vorm van Design for Test (DFT), is juist?
  2. Welke beschrijving van het stuck-at-foutmodel (stuck-at fault) dat bij de test van logische schakelingen wordt gebruikt, is juist?
  3. Hoe heet het automatisch genereren van testpatronen voor het detecteren van fouten uit de netlijst van een schakeling?
  4. Hoe heet de combinatie van de reeks 0- en 1-signalen die achtereenvolgens aan de ingangen van de chip worden aangelegd en de bijbehorende verwachte waarden?
  5. Welke functie fotografeert bij inspectie gevonden defecten met SEM en classificeert automatisch het defecttype uit het beeld?
  6. Welke methode verwijdert chips als defect die weliswaar binnen de specificatie vallen, maar waarvan de waarde sterk afwijkt van de verdeling van hetzelfde lot?
  7. Hoe heet het proces waarbij uit de layout na place and route de weerstand en capaciteit van de bedrading worden gehaald?

Verwante termen

Foutdekking (fault coverage) APC (advanced process control) DFT (design for testability) Sequentiële schakeling Combinatorische schakeling DRC (design rule check) SEM (scanning-elektronenmicroscoop) Defectinspectieapparaat Numerieke apertuur (NA) Plaatsing en routering (place and route)

Naar de woordenlijst