Nederlands
Menu

LSI-ontwerpflow en EDA

Hoe heet het proces waarbij uit de layout na place and route de weerstand en capaciteit van de bedrading worden gehaald?

  1. ALogische synthese
  2. BATPG
  3. CExtractie van parasitaire elementen (RC-extractie)
Antwoord en toelichting tonen

Antwoord: C. Extractie van parasitaire elementen (RC-extractie)

Bij extractie van parasitaire elementen worden uit de vorm van de bedrading in de layout, de afstanden en de overlap met onder- en bovenliggende lagen de weerstand en capaciteit van de bedrading berekend en gehaald. Met deze waarden worden statische timinganalyse en analyse van vermogen en overspraak nauwkeurig uitgevoerd. Door verkleining wordt de vertraging van de bedrading groot ten opzichte van die van cellen en neemt het belang toe. Logische synthese is het genereren van gates en ATPG het genereren van testpatronen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke methode wordt bij de verificatie van grote SoC's gebruikt om de ontworpen schakeling op speciale hardware of een FPGA te laten werken en in combinatie met software snel te verifiëren?
  2. Hoe heet het overdragen van de gegevens voor maskerproductie aan de productiekant na afronding van ontwerp en verificatie?
  3. Welke analyse van de voedingsbedrading wordt bij de laatste controle vóór tape-out (sign-off) naast de timingverificatie uitgevoerd?
  4. Welke ontwerpgedachte past de layout enzovoort zo aan dat deze minder gevoelig is voor productievariatie en defecten?
  5. Welke methode plaatst bij de layout van analoge schakelingen de transistors van een paar zo, dat ze verdeeld zijn en hun zwaartepunten samenvallen?

Vergelijkingen bij dit onderwerp