데이터시트 읽는 법

데이터시트에서 '0.1 µF 세라믹 커패시터를 각 전원 단자에 최대한 가깝게 배치할 것'을 권장하는 주된 이유는 무엇입니까?

  1. A전원 라인의 직류 저항을 낮춰 IC의 평균 소비 전류를 줄이기 위해
  2. B배선이 길면 그만큼 커패시터의 정전 용량 자체가 작아지기 때문
  3. C배선 인덕턴스를 작게 하여, 급격한 전류 변화로 인한 전원 전압 변동을 억제하기 위해
정답과 해설 보기

정답: C. 배선 인덕턴스를 작게 하여, 급격한 전류 변화로 인한 전원 전압 변동을 억제하기 위해

디지털 회로는 클록마다 짧은 시간에 큰 전류를 전원으로부터 끌어옵니다. 전원에서 IC까지의 배선에는 인덕턴스 L이 있어, 전류 변화에 대해 L × di/dt의 전압 강하가 생깁니다. 예를 들어 2 nH의 배선에서 0.1 A/ns의 전류 변화가 있으면 전원 전압이 0.2 V나 떨어집니다. 커패시터를 단자 바로 가까이에 두면 이 전류를 커패시터가 짧은 경로로 공급할 수 있습니다. 배선 길이로 용량 값 자체가 바뀌는 것은 아니며, 문제는 경로의 인덕턴스입니다.

이 분야 연습하기 분야로 돌아가기

데이터시트 읽는 법의 다른 문제

  1. 송신 측 IC의 클록→출력 지연이 max 6 ns, 기판 배선 지연이 1 ns, 수신 측 IC의 셋업 시간이 3 ns일 때, 클록 편차를 무시하면 사용할 수 있는 최대 클록 주파수는 얼마입니까?
  2. 수신 측의 홀드 시간을 만족하는지 확인할 때, 송신 측 클록→출력 지연으로 사용해야 할 값은 무엇입니까?
  3. 로직 IC의 데이터시트에 있는 전파 지연 tPLH의 일반적인 정의로 올바른 것은 무엇입니까?
  4. 로직 IC의 권장 동작 조건에 입력 상승·하강의 느린 정도에 대한 상한(예를 들어 10 ns/V)이 규정되어 있는 주된 이유는 무엇입니까?
  5. 타이밍도에서 어드레스나 데이터 버스를 위아래 두 줄의 평행선으로 그리고 군데군데 × 모양으로 교차시키는 표기의 의미로 올바른 것은 무엇입니까?