Quelle méthode d'intégration 3D, sans collage de puces, fabrique les couches de transistors en les empilant successivement sur la plaquette ?

Réponse : B. Intégration 3D monolithique (intégration 3D séquentielle)

Dans l'intégration 3D monolithique, après la fabrication du premier niveau de transistors, une nouvelle couche semi-conductrice est formée ou collée en couche mince au-dessus pour y fabriquer le second niveau. Les niveaux peuvent être reliés à l'échelle des vias (quelques dizaines de nm), soit une densité d'interconnexion plus de 10 000 fois supérieure à l'empilement de puces par TSV. Il faut cependant des procédés basse température, environ 500 ℃ ou moins, pour que la chaleur de fabrication du niveau supérieur n'endommage pas le niveau inférieur ni les interconnexions. Le CFET en est une variante.