Moderne Transistoren (FinFET, GAA)

Welches Verfahren der dreidimensionalen Integration stapelt Transistorlagen nacheinander auf dem Wafer, ohne Chips zu bonden?

  1. A2.5D-Packaging
  2. BMonolithische 3D-Integration (sequenzielle 3D-Integration)
  3. CSiP
Antwort und Erläuterung anzeigen

Antwort: B. Monolithische 3D-Integration (sequenzielle 3D-Integration)

Bei der monolithischen 3D-Integration werden nach der Fertigung der Transistoren der ersten Lage darauf eine neue Halbleiterschicht gebildet oder dünn aufgebondet und die Transistoren der zweiten Lage gefertigt. Die Lagen lassen sich mit Via-Größe (einige zehn nm) verbinden, über 10 000-mal dichter als beim Chipstapeln mit TSV. Damit die Wärme bei der Fertigung der oberen Lage die untere Lage und die Verdrahtung nicht schädigt, ist jedoch ein Niedertemperaturprozess bei etwa 500 °C oder darunter nötig. Auch der CFET gehört hierzu.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Moderne Transistoren (FinFET, GAA)

  1. Welche Kombination aus Unternehmen und Generation, die den FinFET (von Intel Tri-Gate genannt) erstmals in einem in Serie gefertigten Logikprodukt einsetzten, ist richtig?
  2. Welche Kombination aus Unternehmen und Generation, die als weltweit erste die Serienfertigung von GAA-(Nanosheet-)Transistoren ankündigte, ist richtig?
  3. Was ist das richtige Hauptziel der Miniaturisierung von Transistoren?
  4. Was ist mit dem „Nanosheet“ beim Nanosheet-GAA-Transistor gemeint?
  5. Wofür steht das k im „High-k-Gate-Isolator“?

Vergleiche zu diesem Thema