Fortgeschrittene Technologien (3D-Integration, Chiplets)

Welche 2.5D-Packaging-Technik von TSMC wird breit eingesetzt, um KI-GPUs und HBM nebeneinander auf einem Silizium-Interposer zu verbinden?

  1. AInFO
  2. BEMIB
  3. CCoWoS
Antwort und Erläuterung anzeigen

Antwort: C. CoWoS

CoWoS (Chip on Wafer on Substrate) ist eine 2.5D-Packaging-Technik, bei der Chips auf einen Interposer in Waferform gesetzt (Chip on Wafer) und dieser anschließend auf ein Gehäusesubstrat montiert wird (on Substrate). Interposer lassen sich inzwischen bis zum Mehrfachen des Belichtungsfelds herstellen und werden breit zur Verbindung von KI-GPUs mit mehreren HBM eingesetzt. Mit dem sprunghaften KI-Bedarf wurde der Ausbau der Produktionskapazität zu einer großen Herausforderung. InFO ist eine Fan-out-Variante, EMIB Intels Brückenverfahren.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Welche von TSMC entwickelte Fan-out-Wafer-Level-Packaging-Technik wurde 2016 in einem Smartphone-Prozessor eingesetzt und dadurch weithin bekannt?
  2. Welche Aussage zu einer Herausforderung des Wafer-on-Wafer-(W2W-)Bondens, bei dem Wafer als Ganzes gebondet werden, ist richtig?
  3. Was ist der Hauptvorteil eines Interposers aus Umverdrahtungslagen (RDL) mit organischen Isolierschichten und Kupferleiterbahnen anstelle eines Silizium-Interposers im 2.5D-Packaging?
  4. Welche Datenbusbreite pro HBM-Stack bei den Generationen bis HBM3 ist richtig?
  5. Welche Technik wird verwendet, um beim Bearbeiten von auf einige zehn µm gedünnten TSV-Wafern Bruch und Verwölbung zu verhindern, indem sie vorübergehend auf einen Trägerwafer (Carrier) geklebt werden?

Vergleiche zu diesem Thema