Was ist der Hauptgrund dafür, dass die monolithische 3D-Integration die Lagen weit dichter verbinden kann als 3D-Packaging, bei dem getrennt gefertigte Chips gebondet und gestapelt werden?

Antwort: C. Die obere Lage wird direkt auf der unteren gefertigt und lithografisch ausgerichtet, sodass sich die Lagen mit Vias in der Größe gewöhnlicher Verdrahtungsvias verbinden lassen

Beim Bonden von Chips oder Wafern bestimmen die Ausrichtgenauigkeit des Bondens und die Größe der Verbindungsstellen die Verbindungsdichte. Bei der monolithischen 3D-Integration wird auf der ersten Lage eine dünne Halbleiterschicht gebildet oder aufgebondet und die zweite Transistorlage mit lithografischer Ausrichtung gefertigt, sodass sich die Lagen so fein wie mit einem Via der Verdrahtung verbinden lassen. Im Gegenzug muss die obere Lage bei etwa 500 °C oder darunter gefertigt werden, um die untere Lage nicht zu schädigen.