DRAM vs. SRAM: Die wichtigsten Unterschiede erklärt
DRAM speichert jedes Bit als Ladung auf einem winzigen Kondensator. Dadurch ist er dicht gepackt und günstig, muss aber aufgefrischt werden. SRAM speichert jedes Bit in einem aus Transistoren aufgebauten Latch. Er ist schneller und braucht keinen Refresh, benötigt aber deutlich mehr Fläche pro Bit. Deshalb verwenden Computer DRAM für den großen Hauptspeicher und SRAM für kleine, schnelle Caches.
| Aspekt | DRAM | SRAM |
|---|---|---|
| Speicherelement | Ein Transistor und ein Kondensator (1T1C). Das Bit ist das Vorhandensein oder Fehlen von Ladung auf dem Kondensator | Meist sechs Transistoren (6T): zwei kreuzgekoppelte Inverter, die ein Latch bilden, plus zwei Zugriffstransistoren |
| Refresh | Erforderlich. Die Ladung fließt ab, daher muss jede Zeile periodisch gelesen und neu geschrieben werden (typischerweise innerhalb von 64 ms) | Nicht erforderlich. Das Latch hält seine Daten, solange Spannung anliegt |
| Ohne Spannung | Daten gehen verloren (flüchtig) | Daten gehen verloren (flüchtig) |
| Fläche pro Bit | Klein (eine Zelle hat etwa 6F², wobei F die minimale Strukturgröße ist) | Groß (eine Größenordnung oder mehr als bei DRAM) |
| Geschwindigkeit | Langsamer. Eine Zeile muss aktiviert und später vorgeladen (Precharge) werden, daher dauert ein Zugriff einige zehn Nanosekunden | Schnell. Auf On-Chip-SRAM kann in etwa einer Nanosekunde zugegriffen werden, also in wenigen Taktzyklen |
| Kosten pro Bit | Niedrig | Hoch (wegen der größeren Fläche) |
| Standby-Leistung | Benötigt Refresh auch im Leerlauf (verringert durch Self-Refresh-Modi) | Kein Refresh, aber der Leckstrom der Transistoren in einem großen Array summiert sich |
| Fertigung | Nutzt tiefe Kondensatorstrukturen und High-k-Dielektrika und wird in speziellen Speicherfabriken hergestellt | Wird in einem Standard-Logik-CMOS-Prozess gefertigt und kann daher auf demselben Chip wie der Prozessor sitzen |
| Typische Kapazität | Einige bis mehrere zehn Gigabit pro Chip | Kilobytes bis zu einigen zehn Megabytes pro Cache-Ebene in einem typischen Prozessor |
| Typische Einsatzgebiete | Hauptspeicher (DDR, LPDDR) und Grafikspeicher (GDDR, HBM) | CPU- und GPU-Caches, Registerdateien und kleine On-Chip-Puffer |
Die Zahlenangaben sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.