Déverminage statique vs dynamique vs sur wafer : stress et coût
Le déverminage (burn-in) consiste à mettre les produits sous tension à haute température et à une tension supérieure à la tension nominale, afin d'éliminer avant expédition ceux qui sont susceptibles de défaillances précoces. Le déverminage statique se contente d'appliquer l'alimentation et une polarisation fixe sans faire fonctionner le circuit : l'équipement est simple, mais les parties soumises au stress sont limitées. Le déverminage dynamique se fait en faisant fonctionner les circuits internes à l'aide d'une horloge et de motifs de test, ce qui applique le stress à une plus grande partie du circuit. Le déverminage au niveau wafer se distingue par l'étape à laquelle il a lieu : il applique le stress en une seule fois au wafer, avant la découpe, et détecte les puces défectueuses avant leur mise en boîtier.
| Critère | Déverminage statique | Déverminage dynamique | Déverminage au niveau wafer |
|---|---|---|---|
| Application du stress | Simple application de la tension d'alimentation et d'une polarisation fixe à haute température. Le circuit ne fonctionne pas | À haute température et sous haute tension, on injecte une horloge et des motifs de test et on fait fonctionner le circuit en faisant basculer les nœuds internes entre 0 et 1 | L'alimentation et les signaux sont appliqués en une seule fois à de nombreuses puces du wafer par des contacts |
| Étape | Après mise en boîtier | Après mise en boîtier | Avant la découpe (à l'état de wafer) |
| Conditions typiques | Environ 125 °C, tension d'alimentation supérieure à la nominale, de quelques heures à quelques dizaines d'heures | Environ 125 °C, tension d'alimentation supérieure à la nominale, de quelques heures à quelques dizaines d'heures | Même principe d'accélération par la température et la tension. Les conditions sont fixées selon le produit et l'équipement |
| Couverture du stress | Limitée aux parties polarisées par les entrées fixes ; de nombreux nœuds internes restent dans un état figé | Le fonctionnement interne, par scan ou BIST notamment, permet de stresser davantage de transistors et d'interconnexions | Dépend de la méthode : alimentation et polarisation seules, ou fonctionnement grâce aux circuits d'autotest de la puce, etc. |
| Défauts détectés | Défauts accélérés par la tension dans les parties polarisées, comme les points faibles de l'oxyde ou les fuites de jonction | Détection plus exhaustive des défaillances précoces, y compris dans les parties stressées pendant le fonctionnement | Les puces susceptibles de défaillances précoces sont détectées avant la mise en boîtier |
| Équipement et outillage | Simple : cartes de déverminage, étuve, alimentation | Nécessite des cartes et un équipement dotés de pilotes générant les signaux | Nécessite des contacts dédiés touchant toute la surface du wafer et un équipement spécifique, coûteux |
| Surveillance du fonctionnement | Généralement aucune. Le tri se fait au test électrique après déverminage | Certaines méthodes surveillent les sorties pendant le déverminage | Dépend de la méthode |
| Coût | Faible | Plutôt élevé | Outillage et équipement coûteux, mais les puces défectueuses ne sont pas mises en boîtier |
| Principaux défis | Faible couverture du stress | Pour les produits à forte consommation, fort échauffement et contrôle de la température difficile | Contact fiable avec de nombreuses puces, capacité d'alimentation et échauffement de l'ensemble du wafer, isolation des puces défectueuses |
| Usages typiques | Produits à structure simple, ou dont le stress principal est la tension | Produits à haute fiabilité pour l'automobile ou les serveurs : circuits logiques, mémoires, processeurs, etc. | Boîtiers multipuces nécessitant des puces garanties bonnes (KGD), mémoires empilées, produits livrés sous forme de puces nues |
Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.