PLL vs DLL : les principales différences
Toutes deux détectent l’écart de phase avec une horloge de référence et l’annulent par contre-réaction, mais elles n’agissent pas sur la même grandeur. La PLL règle la fréquence d’un oscillateur commandé en tension (VCO) et aligne l’horloge qu’elle génère elle-même sur la référence : associée à un diviseur, elle peut produire une fréquence multiple de la référence. La DLL fait passer l’horloge d’entrée elle-même dans une ligne à retard et se contente d’ajuster ce retard pour aligner la phase : elle ne peut pas changer la fréquence, mais le jitter ne s’accumule pas et la boucle est stable et facile à concevoir.
| Critère | PLL | DLL |
|---|---|---|
| Nom | Phase-Locked Loop (boucle à verrouillage de phase) | Delay-Locked Loop (boucle à verrouillage de retard) |
| Grandeur réglée | La fréquence du VCO (la phase est l’intégrale de la fréquence) | Le retard de la ligne à retard |
| Composition principale | Comparateur phase-fréquence, pompe de charge, filtre de boucle, VCO, diviseur de contre-réaction | Comparateur de phase, pompe de charge, filtre de boucle (condensateur), ligne à retard commandée en tension |
| Horloge de sortie | Horloge générée par le VCO lui-même | Horloge d’entrée retardée |
| Multiplication de fréquence | Possible. Un diviseur 1/N dans la contre-réaction donne N fois la référence (il existe aussi des méthodes fractionnaires) | En principe impossible. La sortie a la même fréquence que l’entrée (certaines méthodes combinent des sorties multiphases pour multiplier) |
| Jitter | Les fluctuations du VCO s’accumulent à chaque période, et seules les composantes inférieures à la bande passante de la boucle sont corrigées. Pour le jitter de la référence, les composantes supérieures à la bande passante sont éliminées | La ligne à retard n’accumule pas de jitter. Le jitter d’entrée passe presque tel quel en sortie |
| Stabilité de la boucle | Le VCO agit comme un intégrateur : la boucle est d’ordre 2 ou plus, et le filtre de boucle doit être conçu en surveillant la marge de phase | La ligne à retard n’intègre pas : la boucle peut être du premier ordre, stable et facile à concevoir |
| Verrouillage | Possible sur une large plage de fréquences, mais le temps de verrouillage est plutôt long | Rapide, mais la plage de retard est limitée et il faut se méfier d’un faux verrouillage décalé d’une période |
| Usages typiques | Génération d’horloges haute fréquence à partir d’une référence à quartz, synthétiseurs de fréquence radio, horloges de SerDes et récupération d’horloge et de données (CDR) | Alignement de la sortie sur l’horloge en DRAM DDR, compensation de décalage d’horloge (deskew), génération d’horloges multiphases |
Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.