タイミング解析とCDC

周期 2.0 ns のクロックで動く回路で、データの到着時刻(クロック→出力遅延と組み合わせ回路の遅延の合計)が 3.3 ns、セットアップ時間が 0.1 ns の経路がある。この経路は2サイクルに1回だけ取り込めばよいので、セットアップのマルチサイクルパスを2に設定した。セットアップのスラックはいくらか。

  1. A−1.4 ns
  2. B+2.6 ns
  3. C+0.6 ns
答えと解説を見る

正解:C. +0.6 ns

マルチサイクルパスを2にすると、取り込みのエッジが1周期後ではなく2周期後になります。要求時刻は 2 × 2.0 − 0.1 = 3.9 ns、到着時刻は 3.3 ns なので、スラックは +0.6 ns です。−1.4 ns は通常の1サイクルのままで計算した値、+2.6 ns は3サイクル分の時間を与えた値です。マルチサイクルパスは、イネーブル信号などで実際に2サイクルごとにしか取り込まない回路であることを、設計者が確かめたうえで設定する必要があります。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。
  2. フォールスパス(set_false_path)を設定するのが適切な経路はどれか。
  3. 周期 2.0 ns、デューティ比50%のクロックで、立ち上がりエッジで送り出し、立ち下がりエッジで取り込む経路がある。セットアップ時間を 0.1 ns、スキューを0とすると、クロック→出力遅延と組み合わせ回路の遅延の合計に許される最大値はいくらか。
  4. 周期 2.0 ns のクロックで、時刻0の立ち上がりエッジでデータを出すフリップフロップから、時刻 1.0 ns に開いて(透過になって)時刻 2.0 ns に閉じるラッチへの経路がある。データがラッチに時刻 1.4 ns に着いたとき、このラッチで借りた時間(タイムボロー)はいくらか。
  5. クロックとイネーブル信号の2入力ANDゲートでクロックを止める回路で、STAのクロックゲーティングチェックが確認する内容として正しいものはどれか。