Timing-Analyse und CDC

In einer Schaltung mit einem Takt der Periode 2,0 ns gibt es einen Pfad mit einer Datenankunftszeit (Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik) von 3,3 ns und einer Setup-Zeit von 0,1 ns. Da dieser Pfad nur alle 2 Zyklen einmal übernommen werden muss, wurde für Setup ein Multicycle-Pfad von 2 gesetzt. Wie groß ist der Setup-Slack?

  1. A−1,4 ns
  2. B+2,6 ns
  3. C+0,6 ns
Antwort und Erläuterung anzeigen

Antwort: C. +0,6 ns

Mit einem Multicycle-Pfad von 2 liegt die übernehmende Flanke nicht 1 Periode, sondern 2 Perioden später. Die geforderte Zeit beträgt 2 × 2,0 − 0,1 = 3,9 ns, die Ankunftszeit 3,3 ns; der Slack beträgt also +0,6 ns. −1,4 ns ist der Wert, der wie für einen normalen 1-Zyklus-Pfad berechnet wurde, +2,6 ns der Wert, bei dem die Zeit von 3 Zyklen gewährt wurde. Ein Multicycle-Pfad darf nur gesetzt werden, nachdem der Entwickler sich vergewissert hat, dass die Schaltung, etwa über ein Enable-Signal, tatsächlich nur alle 2 Zyklen übernimmt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Wird für Setup ein Multicycle-Pfad von N (N ≥ 2) gesetzt, wird üblicherweise auch für Hold ein Multicycle-Pfad von N − 1 gesetzt. Was ist der richtige Grund dafür?
  2. Für welchen Pfad ist das Setzen eines False Path (set_false_path) angemessen?
  3. Bei einem Takt mit 2,0 ns Periode und 50 % Tastverhältnis gibt es einen Pfad, der an der steigenden Flanke sendet und an der fallenden Flanke übernimmt. Welcher Maximalwert ist für die Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik zulässig, wenn die Setup-Zeit 0,1 ns und der Skew 0 beträgt?
  4. Bei einem Takt mit 2,0 ns Periode gibt es einen Pfad von einem Flipflop, das an der steigenden Flanke zum Zeitpunkt 0 Daten ausgibt, zu einem Latch, das zum Zeitpunkt 1,0 ns öffnet (transparent wird) und zum Zeitpunkt 2,0 ns schließt. Wie viel Zeit wurde in diesem Latch geliehen (Time Borrowing), wenn die Daten zum Zeitpunkt 1,4 ns am Latch ankommen?
  5. Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?