タイミング解析とCDC

周期 2.0 ns、デューティ比50%のクロックで、立ち上がりエッジで送り出し、立ち下がりエッジで取り込む経路がある。セットアップ時間を 0.1 ns、スキューを0とすると、クロック→出力遅延と組み合わせ回路の遅延の合計に許される最大値はいくらか。

  1. A1.9 ns
  2. B1.0 ns
  3. C0.9 ns
答えと解説を見る

正解:C. 0.9 ns

立ち上がりで送り、立ち下がりで受ける経路は半サイクルパスと呼ばれます。取り込みのエッジが送り出しから半周期の 1.0 ns 後に来るので、許される遅延は 1.0 − 0.1 = 0.9 ns です。1.9 ns は1周期まるごと使えると考えた値、1.0 ns はセットアップ時間を引き忘れた値です。半サイクルパスはセットアップには厳しい反面、ホールドは半周期前の立ち下がりエッジとの間で確認するので、ホールドには大きな余裕が生まれます。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. 周期 2.0 ns のクロックで、時刻0の立ち上がりエッジでデータを出すフリップフロップから、時刻 1.0 ns に開いて(透過になって)時刻 2.0 ns に閉じるラッチへの経路がある。データがラッチに時刻 1.4 ns に着いたとき、このラッチで借りた時間(タイムボロー)はいくらか。
  2. クロックとイネーブル信号の2入力ANDゲートでクロックを止める回路で、STAのクロックゲーティングチェックが確認する内容として正しいものはどれか。
  3. 周期 2.0 ns のクロックで、入力端子に set_input_delay 0.6 ns が設定されている。内部のフリップフロップのセットアップ時間が 0.1 ns、クロックの遅延とスキューを無視すると、入力端子からフリップフロップまでのチップ内部の経路に許される最大遅延はいくらか。
  4. set_output_delay に指定する値が表すものとして正しいものはどれか。
  5. 周期 2.5 ns(400 MHz)のクロックで、出力端子に set_output_delay 0.8 ns が設定されている。出力端子を駆動するフリップフロップのクロック→出力遅延が 0.2 ns のとき、フリップフロップから出力端子までの組み合わせ回路と配線に許される最大遅延はいくらか(クロックの遅延は無視する)。