Analyse temporelle et CDC

Dans un circuit fonctionnant avec une horloge de période 2,0 ns, un chemin a un instant d'arrivée des données (somme du délai horloge-sortie et du délai combinatoire) de 3,3 ns et un temps d'établissement de 0,1 ns. Comme ce chemin n'a besoin de capturer qu'une fois tous les 2 cycles, on a défini un chemin multicycle de 2 pour le setup. Quelle est la marge de setup ?

  1. A−1,4 ns
  2. B+2,6 ns
  3. C+0,6 ns
Afficher la réponse et l'explication

Réponse : C. +0,6 ns

Avec un chemin multicycle de 2, le front de capture se situe non plus 1 période mais 2 périodes plus tard. L'instant requis est 2 × 2,0 − 0,1 = 3,9 ns et l'instant d'arrivée 3,3 ns, d'où une marge de +0,6 ns. −1,4 ns est la valeur calculée avec le cycle unique habituel, et +2,6 ns celle obtenue en accordant le temps de 3 cycles. Un chemin multicycle ne doit être défini qu'après que le concepteur a vérifié que le circuit ne capture réellement qu'un cycle sur deux, par exemple au moyen d'un signal de validation (enable).

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Lorsqu'on définit un chemin multicycle de N (N ≥ 2) pour le setup, on définit généralement aussi un chemin multicycle de N − 1 pour le hold. Quelle en est la raison correcte ?
  2. Pour quel chemin est-il approprié de définir un faux chemin (set_false_path) ?
  3. Avec une horloge de période 2,0 ns et de rapport cyclique 50 %, un chemin émet sur le front montant et capture sur le front descendant. Avec un temps d'établissement de 0,1 ns et un skew nul, quelle est la valeur maximale admissible pour la somme du délai horloge-sortie et du délai combinatoire ?
  4. Avec une horloge de période 2,0 ns, un chemin va d'une bascule qui émet ses données au front montant de l'instant 0 vers un verrou (latch) qui s'ouvre (devient transparent) à l'instant 1,0 ns et se ferme à l'instant 2,0 ns. Si les données arrivent au verrou à l'instant 1,4 ns, quel est le temps emprunté (time borrowing) par ce verrou ?
  5. Dans un circuit qui arrête l'horloge au moyen d'une porte AND à 2 entrées recevant l'horloge et un signal de validation (enable), quel est le contenu correct de la vérification de clock gating effectuée par la STA ?