時序分析與CDC
在以週期 2.0 ns 的時脈運作的電路中,有一條資料到達時間(時脈→輸出延遲與組合電路延遲的總和)為 3.3 ns、建立時間為 0.1 ns 的路徑。此路徑只需每2個週期取入一次,因此將建立時間的多週期路徑設為2。建立時間的餘裕是多少?
- A−1.4 ns
- B+2.6 ns
- C+0.6 ns
查看答案與解析
正確答案:C. +0.6 ns
多週期路徑設為2時,取入的邊緣不是1個週期後,而是2個週期後。要求時間為 2 × 2.0 − 0.1 = 3.9 ns,到達時間為 3.3 ns,因此餘裕為 +0.6 ns。−1.4 ns 是仍以一般的1個週期計算的值,+2.6 ns 是給予3個週期時間的值。多週期路徑必須由設計者確認該電路確實透過致能訊號等只每2個週期取入一次之後,才能設定。