時序分析與CDC

在以週期 2.0 ns 的時脈運作的電路中,有一條資料到達時間(時脈→輸出延遲與組合電路延遲的總和)為 3.3 ns、建立時間為 0.1 ns 的路徑。此路徑只需每2個週期取入一次,因此將建立時間的多週期路徑設為2。建立時間的餘裕是多少?

  1. A−1.4 ns
  2. B+2.6 ns
  3. C+0.6 ns
查看答案與解析

正確答案:C. +0.6 ns

多週期路徑設為2時,取入的邊緣不是1個週期後,而是2個週期後。要求時間為 2 × 2.0 − 0.1 = 3.9 ns,到達時間為 3.3 ns,因此餘裕為 +0.6 ns。−1.4 ns 是仍以一般的1個週期計算的值,+2.6 ns 是給予3個週期時間的值。多週期路徑必須由設計者確認該電路確實透過致能訊號等只每2個週期取入一次之後,才能設定。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 將建立時間的多週期路徑設為 N(N ≥ 2)時,保持時間通常也要將多週期路徑設為 N − 1。其理由何者正確?
  2. 適合設定偽路徑(set_false_path)的路徑是哪一條?
  3. 在週期 2.0 ns、工作週期50%的時脈下,有一條在上升邊緣送出、在下降邊緣取入的路徑。若建立時間為 0.1 ns、時脈偏移為0,時脈→輸出延遲與組合電路延遲的總和容許的最大值是多少?
  4. 在週期 2.0 ns 的時脈下,有一條從在時刻0的上升邊緣輸出資料的正反器,到在時刻 1.0 ns 開啟(變為透通)、在時刻 2.0 ns 關閉之鎖存器的路徑。當資料在時刻 1.4 ns 到達鎖存器時,此鎖存器借用的時間(時間借用)是多少?
  5. 在以時脈與致能訊號的2輸入AND閘停止時脈的電路中,STA的時脈閘控檢查所確認的內容何者正確?