先端技術(3D実装・チップレット)

3D NANDで、メモリセルアレイと周辺回路を別々のウエハでつくって貼り合わせる方式の利点として正しいものはどれか。

  1. A製造工程が必ず1工程で済む
  2. Bメモリセルが不要になる
  3. Cそれぞれに適したプロセスで製造でき、チップ面積を小さくできる
答えと解説を見る

正解：C. それぞれに適したプロセスで製造でき、チップ面積を小さくできる

メモリセルアレイと周辺回路(CMOS回路)を別々のウエハで最適なプロセスでつくり、貼り合わせて接続すると、周辺回路がメモリセルの下に重なるためチップ面積を小さくできます。周辺回路がセルアレイの高温工程の影響を受けない利点もあります。

この分野を解く 分野ページへ

先端技術(3D実装・チップレット)のほかの問題

  1. チップとヒートスプレッダ(放熱板)の間に挟み、微細な隙間を埋めて熱を伝えやすくする材料を何と呼ぶか。
  2. チップレット間接続の性能の指標として重視される、チップの辺の長さあたりに確保できるデータ転送量を何と呼ぶか。
  3. 2.5D実装と3D実装の違いとして正しいものはどれか。
  4. HBMで、1つのスタックに積み重ねられるDRAMダイの数として一般的なものはどれか。
  5. 異なる製造プロセスや材料でつくったチップを、1つのパッケージに統合する考え方を何と呼ぶか。