Nederlands
Menu

Geavanceerde technologieën (3D-integratie, chiplets)

Welke uitspraak over een uitdaging van chiplets is juist?

  1. ADe oppervlakte en het vermogensverbruik van de interfaceschakelingen tussen de chips nemen toe, evenals de inspanning voor assemblage en test
  2. BDe yield van chips daalt altijd
  3. CChips van verschillende processen kunnen niet worden gecombineerd
Antwoord en toelichting tonen

Antwoord: A. De oppervlakte en het vermogensverbruik van de interfaceschakelingen tussen de chips nemen toe, evenals de inspanning voor assemblage en test

Bij chiplets moeten verbindingen die bij een monolithische chip via bedrading in de chip konden verlopen, via interfaceschakelingen (PHY) tussen chips lopen, waardoor oppervlak, vermogensverbruik en vertraging toenemen. Daarnaast zijn de assemblage van geavanceerde packages, de selectie van goede chips en inspectie na het stapelen nodig. Chiplets worden daarom vooral toegepast bij grote chips waarbij de voordelen deze nadelen overtreffen. De yield stijgt juist eerder, en het combineren van verschillende processen is een voordeel.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geavanceerde technologieën (3D-integratie, chiplets)

  1. Wat is het belangrijkste doel van producten waarbij een SRAM-chip voor cache met hybrid bonding bovenop een processorchip wordt gestapeld?
  2. Welke methode wordt gebruikt om een silicium-interposer te maken die groter is dan het maximale gebied dat een belichtingsapparaat in één keer kan belichten (circa 26 mm × 33 mm)?
  3. Welke beschrijving van het mechanisme waarmee koperelektroden bij hybrid bonding met koper en isolatiefilm worden gebonden is juist?
  4. Welke methode, ingedeeld naar het moment waarop de TSV wordt gevormd, maakt de TSV nadat de transistoren zijn gevormd maar vóór de multilaag-metallisatie?
  5. Welke combinatie van richtwaarden voor de afstand (pitch) tussen aansluitingen voor chip-tot-chipverbindingen is het meest geschikt?

Vergelijkingen bij dit onderwerp