Packaging avancé (3D et chiplets)

Quel défi pose le passage aux chiplets ?

  1. ALa surface et la consommation des circuits d'interface entre puces ainsi que l'effort d'assemblage et de test augmentent
  2. BLe rendement des puces baisse toujours
  3. CDes puces issues de procédés différents ne peuvent pas être combinées
Afficher la réponse et l'explication

Réponse : A. La surface et la consommation des circuits d'interface entre puces ainsi que l'effort d'assemblage et de test augmentent

Avec les chiplets, les connexions qui, en monolithique, passaient par des pistes internes doivent transiter par des circuits d'interface entre puces (PHY), ce qui augmente surface, consommation et latence. S'y ajoutent l'assemblage en boîtier avancé, la sélection des puces bonnes et le test après empilement. Ils sont donc surtout adoptés pour les grandes puces, où les avantages l'emportent sur ces coûts. Le rendement tend au contraire à s'améliorer, et la combinaison de procédés différents est un avantage.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Quel est le principal objectif des produits qui empilent par collage hybride une puce SRAM de cache sur la puce du processeur ?
  2. Quelle méthode est utilisée pour fabriquer un interposeur silicium plus grand que le champ maximal exposable en une fois par un équipement de lithographie (environ 26 mm × 33 mm) ?
  3. Dans le collage hybride cuivre-isolant, quelle description du mécanisme d'assemblage des électrodes en cuivre est correcte ?
  4. Dans la classification selon le moment de formation des TSV, quelle approche les réalise après la formation des transistors et avant celle des interconnexions multicouches ?
  5. Quelle combinaison d'ordres de grandeur du pas des bornes reliant les puces entre elles est la plus appropriée ?

Comparatifs sur ce thème