Packaging avancé (3D et chiplets)
Quel défi pose le passage aux chiplets ?
- ALa surface et la consommation des circuits d'interface entre puces ainsi que l'effort d'assemblage et de test augmentent
- BLe rendement des puces baisse toujours
- CDes puces issues de procédés différents ne peuvent pas être combinées
Afficher la réponse et l'explication
Réponse : A. La surface et la consommation des circuits d'interface entre puces ainsi que l'effort d'assemblage et de test augmentent
Avec les chiplets, les connexions qui, en monolithique, passaient par des pistes internes doivent transiter par des circuits d'interface entre puces (PHY), ce qui augmente surface, consommation et latence. S'y ajoutent l'assemblage en boîtier avancé, la sélection des puces bonnes et le test après empilement. Ils sont donc surtout adoptés pour les grandes puces, où les avantages l'emportent sur ces coûts. Le rendement tend au contraire à s'améliorer, et la combinaison de procédés différents est un avantage.
Continuer : 9 autres questions sur Packaging avancé (3D et chiplets)