Fortgeschrittene Technologien (3D-Integration, Chiplets)

Welche Aussage zu Herausforderungen der Chiplet-Aufteilung ist richtig?

  1. AFläche und Leistungsaufnahme der Schnittstellenschaltungen zwischen den Chips sowie der Aufwand für Montage und Test steigen
  2. BDie Chipausbeute sinkt zwangsläufig
  3. CChips unterschiedlicher Prozesse lassen sich nicht kombinieren
Antwort und Erläuterung anzeigen

Antwort: A. Fläche und Leistungsaufnahme der Schnittstellenschaltungen zwischen den Chips sowie der Aufwand für Montage und Test steigen

Bei Chiplets müssen Verbindungen, die monolithisch über Leitungen im Chip erfolgen, über Schnittstellenschaltungen (PHY) zwischen den Chips geführt werden, was Fläche, Leistungsaufnahme und Latenz erhöht. Hinzu kommen Advanced-Packaging-Montage, Selektion guter Chips und Tests nach dem Stapeln. Daher setzen sie sich vor allem bei großen Chips durch, bei denen die Vorteile diese Nachteile überwiegen. Die Ausbeute steigt eher, und die Kombination unterschiedlicher Prozesse ist ein Vorteil.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Was ist das Hauptziel von Produkten, bei denen ein SRAM-Chip als Cache per Hybrid Bonding auf den Prozessorchip gestapelt wird?
  2. Mit welchem Verfahren werden Silizium-Interposer hergestellt, die größer sind als der maximal auf einmal belichtbare Bereich des Scanners (etwa 26 mm × 33 mm)?
  3. Welche Erklärung des Mechanismus, wie sich beim Hybrid Bonding mit Kupfer und Isolierschicht die Kupferelektroden miteinander verbinden, ist richtig?
  4. Bei der Klassifizierung von TSVs nach dem Zeitpunkt ihrer Herstellung: Welches Verfahren stellt den TSV nach der Transistorbildung, aber vor der Mehrlagenverdrahtung her?
  5. Welche Kombination von Richtwerten für den Abstand (Pitch) der Anschlüsse zur Verbindung von Chips ist am besten geeignet?

Vergleiche zu diesem Thema