Français
Menu

SRAM et mémoire flash

Dans les SSD TLC ou QLC, quel est l'objectif principal du mécanisme qui utilise une partie de la mémoire en mode SLC pour absorber temporairement les écritures ?

  1. AAugmenter la capacité
  2. BChiffrer les données
  3. CAccélérer les écritures
Afficher la réponse et l'explication

Réponse : C. Accélérer les écritures

La TLC et la QLC, qui doivent former des états très fins, écrivent lentement. On utilise donc une partie de l'espace libre en mode SLC : les données y sont d'abord écrites rapidement, puis transférées vers la zone TLC/QLC pendant les périodes d'inactivité (cache SLC). Lorsqu'une écriture prolongée de grandes quantités de données fait déborder le cache, la vitesse retombe fortement à la vitesse d'écriture native : la copie de gros fichiers peut ainsi ralentir en cours de route.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quel problème survient fréquemment lorsqu'on abaisse la tension d'alimentation d'une SRAM ?
  2. Quel avantage de la cellule SRAM 8T, qui ajoute à la 6T des transistors dédiés à la lecture, est correct ?
  3. Lors de l'effacement d'une mémoire flash, comment évolue la tension de seuil de la cellule lorsqu'on extrait les électrons de la grille flottante, etc. ?
  4. Quelle valeur est la plus proche du nombre de couches des NAND 3D récentes ?
  5. Quel est le rôle correct des transistors de sélection placés aux deux extrémités des cellules connectées en série d'une flash NAND ?

Comparatifs sur ce thème