Français
Menu

SRAM et mémoire flash

Dans une cellule SRAM 6T, quelle règle de conception est nécessaire pour que le contenu de la cellule ne s'inverse pas en lecture (prévention de la lecture destructive) ?

  1. ARendre les transistors d'accès plus forts que les transistors de pull-down
  2. BSupprimer les transistors de pull-up
  3. CRendre les transistors de pull-down (de commande) plus forts que les transistors d'accès
Afficher la réponse et l'explication

Réponse : C. Rendre les transistors de pull-down (de commande) plus forts que les transistors d'accès

En lecture, un courant entre dans le nœud qui conserve le 0 depuis la ligne de bit préchargée à travers le transistor d'accès, et sa tension monte légèrement. Si le transistor de pull-down est nettement plus fort que le transistor d'accès (rapport de cellule β = pull-down/accès d'environ 1,5 à 2,5), cette hausse reste inférieure au seuil de l'inverseur opposé et la donnée ne s'inverse pas. La cellule 8T ou l'assistance à la lecture constituent d'autres remèdes.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quel exemple d'« assistance à l'écriture », qui prévient les échecs d'écriture SRAM à basse tension, est correct ?
  2. Dans une flash NAND multiniveau (MLC ou TLC), pourquoi attribue-t-on aux états de tension de seuil adjacents des séquences de bits ne différant que d'un bit ?
  3. En NAND 3D, comment appelle-t-on la structure dont l'extrémité est usinée en marches pour connecter les interconnexions aux lignes de mot de chaque couche empilée ?
  4. En NAND 3D, quel est le principal avantage de la structure qui place les circuits périphériques, comme les amplificateurs de lecture, sous la matrice de cellules (CMOS under Array, etc.) ?
  5. Quelle structure d'une cellule SRAM classique à 6 transistors est correcte ?

Comparatifs sur ce thème