SRAM et mémoire flash

Quelle description de la « tension de rétention des données », qui fixe la limite basse lorsqu'on abaisse la tension d'alimentation d'une SRAM en veille pour réduire le courant de fuite, est correcte ?

  1. ALa tension d'alimentation minimale à laquelle la cellule conserve son contenu sans le perdre, sans lecture ni écriture
  2. BLa tension maximale nécessaire à la lecture
  3. CLa tension nécessaire à l'écriture
Afficher la réponse et l'explication

Réponse : A. La tension d'alimentation minimale à laquelle la cellule conserve son contenu sans le perdre, sans lecture ni écriture

En veille, sans lecture ni écriture, une cellule SRAM peut conserver ses données à une tension inférieure à la tension de fonctionnement normale. La tension minimale sans perte de données est la tension de rétention des données (DRV), généralement de quelques centaines de mV. En abaissant la tension juste au-dessus de cette valeur en veille, le courant de fuite diminue brusquement avec la tension, ce qui divise la consommation en veille par plusieurs. Cette technique sert notamment dans les SoC de smartphones pour conserver le contenu des caches pendant la mise en veille.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Dans une cellule SRAM 6T, quelle règle de conception est nécessaire pour que le contenu de la cellule ne s'inverse pas en lecture (prévention de la lecture destructive) ?
  2. Quel exemple d'« assistance à l'écriture », qui prévient les échecs d'écriture SRAM à basse tension, est correct ?
  3. Dans une flash NAND multiniveau (MLC ou TLC), pourquoi attribue-t-on aux états de tension de seuil adjacents des séquences de bits ne différant que d'un bit ?
  4. En NAND 3D, comment appelle-t-on la structure dont l'extrémité est usinée en marches pour connecter les interconnexions aux lignes de mot de chaque couche empilée ?
  5. En NAND 3D, quel est le principal avantage de la structure qui place les circuits périphériques, comme les amplificateurs de lecture, sous la matrice de cellules (CMOS under Array, etc.) ?

Comparatifs sur ce thème