SRAM und Flash-Speicher

Welche Auslegung ist bei einer 6T-SRAM-Zelle richtig, damit sich der Inhalt der Zelle beim Lesen nicht umkehrt (Vermeidung einer Lesestörung)?

  1. ADer Zugriffstransistor wird stärker als der Pull-down-Transistor gemacht
  2. BDer Pull-up-Transistor wird entfernt
  3. CDer Pull-down-Transistor (Treiber) wird stärker als der Zugriffstransistor gemacht
Antwort und Erläuterung anzeigen

Antwort: C. Der Pull-down-Transistor (Treiber) wird stärker als der Zugriffstransistor gemacht

Beim Lesen fließt in den Knoten, der 0 hält, vom vorgeladenen Bitleitung über den Zugriffstransistor Strom, und die Spannung steigt etwas. Ist der Pull-down-Transistor ausreichend stärker als der Zugriffstransistor (Zellverhältnis β = Pull-down/Zugriff etwa 1,5 bis 2,5), bleibt dieser Anstieg unter der Schwelle des Inverters auf der Gegenseite, und die Daten kippen nicht. Abhilfe schaffen auch 8T-Zellen und Lese-Assist-Schaltungen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Welches Beispiel für ein „Schreib-Assist“, das Schreibfehler von SRAM bei niedriger Spannung verhindert, ist richtig?
  2. Warum werden bei Mehrbit-NAND-Flash (MLC oder TLC) die Bitfolgen benachbarter Schwellenspannungszustände so vergeben, dass sie sich nur in einem Bit unterscheiden?
  3. Wie heißt bei 3D-NAND die Struktur, bei der die Enden der gestapelten Lagen stufenförmig bearbeitet sind, um die Wortleitungen jeder Lage zu kontaktieren?
  4. Was ist der Hauptvorteil der Struktur (CMOS under Array u. Ä.) bei 3D-NAND, bei der Peripherieschaltungen wie Leseverstärker unter dem Speicherzellenarray angeordnet werden?
  5. Welche Aussage zum Aufbau einer üblichen 6-Transistor-SRAM-Zelle ist richtig?

Vergleiche zu diesem Thema