Français
Menu

SRAM et mémoire flash

Quel exemple d'« assistance à l'écriture », qui prévient les échecs d'écriture SRAM à basse tension, est correct ?

  1. ATirer légèrement la ligne de bit du côté 0 à une tension négative lors de l'écriture
  2. BAugmenter la tension d'alimentation de la cellule lors de l'écriture
  3. CAbaisser la tension de la ligne de mot
Afficher la réponse et l'explication

Réponse : A. Tirer légèrement la ligne de bit du côté 0 à une tension négative lors de l'écriture

À basse tension, le courant de commande du transistor d'accès devient insuffisant pour l'emporter sur le pull-up de la cellule, et les échecs d'écriture deviennent probables. La méthode de ligne de bit négative, qui tire la ligne de bit du côté où l'on écrit 0 à une tension négative (environ −100 à −200 mV), augmente la tension grille-source du transistor d'accès et facilite l'écriture. On utilise aussi l'abaissement de la tension d'alimentation de la cellule à l'écriture pour affaiblir le pull-up ; ces circuits d'assistance sont indispensables aux SRAM des procédés avancés.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Dans une flash NAND multiniveau (MLC ou TLC), pourquoi attribue-t-on aux états de tension de seuil adjacents des séquences de bits ne différant que d'un bit ?
  2. En NAND 3D, comment appelle-t-on la structure dont l'extrémité est usinée en marches pour connecter les interconnexions aux lignes de mot de chaque couche empilée ?
  3. En NAND 3D, quel est le principal avantage de la structure qui place les circuits périphériques, comme les amplificateurs de lecture, sous la matrice de cellules (CMOS under Array, etc.) ?
  4. Quelle structure d'une cellule SRAM classique à 6 transistors est correcte ?
  5. Quelle caractéristique de la mémoire flash NAND, comparée à la NOR, est correcte ?

Comparatifs sur ce thème