SRAM und Flash-Speicher

Welche Aussage zur „Datenhaltespannung“, die beim Absenken der Versorgungsspannung von SRAM im Standby zur Verringerung des Leckstroms die Untergrenze bestimmt, ist richtig?

  1. ADie niedrigste Versorgungsspannung, bei der die Zelle ihren Inhalt ohne Lesen oder Schreiben nicht verliert
  2. BDie maximale zum Lesen nötige Spannung
  3. CDie zum Schreiben nötige Spannung
Antwort und Erläuterung anzeigen

Antwort: A. Die niedrigste Versorgungsspannung, bei der die Zelle ihren Inhalt ohne Lesen oder Schreiben nicht verliert

Eine SRAM-Zelle kann im Standby ohne Lesen und Schreiben Daten auch bei einer Spannung halten, die niedriger als die normale Betriebsspannung ist. Die niedrigste Spannung, bei der die Daten nicht verloren gehen, ist die Datenhaltespannung (DRV), die üblicherweise bei einigen hundert mV liegt. Wird im Standby bis etwas über diese Spannung abgesenkt, sinkt der Leckstrom mit der Spannung stark, und die Standby-Leistung lässt sich auf einen Bruchteil verringern. Sie wird z. B. in SoCs von Smartphones zum Halten des Cache-Inhalts im Ruhezustand verwendet.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Welche Auslegung ist bei einer 6T-SRAM-Zelle richtig, damit sich der Inhalt der Zelle beim Lesen nicht umkehrt (Vermeidung einer Lesestörung)?
  2. Welches Beispiel für ein „Schreib-Assist“, das Schreibfehler von SRAM bei niedriger Spannung verhindert, ist richtig?
  3. Warum werden bei Mehrbit-NAND-Flash (MLC oder TLC) die Bitfolgen benachbarter Schwellenspannungszustände so vergeben, dass sie sich nur in einem Bit unterscheiden?
  4. Wie heißt bei 3D-NAND die Struktur, bei der die Enden der gestapelten Lagen stufenförmig bearbeitet sind, um die Wortleitungen jeder Lage zu kontaktieren?
  5. Was ist der Hauptvorteil der Struktur (CMOS under Array u. Ä.) bei 3D-NAND, bei der Peripherieschaltungen wie Leseverstärker unter dem Speicherzellenarray angeordnet werden?

Vergleiche zu diesem Thema