Fortgeschrittene Technologien (3D-Integration, Chiplets)

Was stellt beim 3D-Packaging mit vertikal gestapelten Chips besonders häufig eine Herausforderung dar?

  1. ADie Leitungslänge wird zu groß
  2. BDie Chips sind zu leicht, um sie zu fixieren
  3. CDer Temperaturanstieg durch die Wärmeentwicklung der gestapelten Chips und deren Wärmeabfuhr
Antwort und Erläuterung anzeigen

Antwort: C. Der Temperaturanstieg durch die Wärmeentwicklung der gestapelten Chips und deren Wärmeabfuhr

Das 3D-Packaging hat zwar den Vorteil kürzerer Leitungen, doch da wärmeerzeugende Chips übereinanderliegen, staut sich die Wärme, und es wird schwierig, sie von den inneren Chips abzuführen. Die Verlustleistung pro Fläche steigt mit der Zahl der Lagen, und die Wärme muss mehrere Bondschichten und dünne Siliziumschichten durchlaufen, bevor sie nach außen gelangt. Steigende Temperaturen mindern Leistung und Zuverlässigkeit, weshalb ein thermisches Design wichtig ist, etwa die Anordnung stark erwärmter Chips auf der Seite des Kühlers. Die Leitungen werden im Gegenteil kürzer.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Welche Aussage zu SiP (System in Package) ist richtig?
  2. Was ist der Hauptvorteil von Kupfersäulen (Cu-Pillar) anstelle von Lotkugeln bei der Flip-Chip-Verbindung?
  3. Wie wird die auf Chip- oder Waferoberfläche ausgebildete Verdrahtungslage genannt, die die Elektrodenpositionen zu den Positionen der externen Anschlüsse führt?
  4. Bei welchem Verfahren wird anstelle eines großen Silizium-Interposers nur an den Verbindungsstellen zwischen den Chips ein kleines Siliziumstück eingebettet, um eine hochdichte Verdrahtung zu erreichen?
  5. Welcher Vorteil von Glassubstraten, die als Material für große Gehäusesubstrate der nächsten Generation anstelle organischer Materialien erwogen werden, ist richtig?

Vergleiche zu diesem Thema