LSI-Entwurfsablauf und EDA

Was legt bei Timing-Randbedingungen (SDC) den Sicherheitsabstand fest, der als Berücksichtigung von Takt-Jitter und Skew von der Taktperiode abgezogen wird?

  1. AClock Uncertainty
  2. BDosis
  3. CAspektverhältnis
Antwort und Erläuterung anzeigen

Antwort: A. Clock Uncertainty

Die Clock Uncertainty ist eine Einstellung, mit der Auswirkungen von Takt-Jitter und vor Platzierung und Verdrahtung angesetztem Skew als Sicherheitsabstand in der Timing-Analyse abgezogen werden. Bei einer Periode von 1 ns und einer Uncertainty von 50 ps müssen die Daten z. B. nach 0.95 ns eintreffen. Der Wert wird je nach Entwurfsphase angepasst, nach Platzierung und Verdrahtung durch den aus dem tatsächlichen Taktbaum berechneten Skew ersetzt, und nur der Jitter-Anteil bleibt. Dosis und Aspektverhältnis sind Begriffe der Fertigung.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Wie heißt das Verfahren der statischen Timing-Analyse, das die tendenziell pessimistischen Ergebnisse der normalen Analyse für verletzte Pfade anhand der tatsächlichen Signalausbreitung genau neu berechnet und überflüssigen Sicherheitsabstand beseitigt?
  2. Welches Verfahren im Analogentwurf simuliert die durch Fertigungsstreuung verursachte Änderung von Transistoreigenschaften mit zufälligen Werten viele Male und schätzt Leistungsverteilung und Ausbeute ab?
  3. Welches Verfahren der Logiksimulation von Schaltungen berechnet nur dann, wenn sich ein Signalwert ändert (Ereignis), die davon betroffenen Teile?
  4. Welche Reihenfolge entspricht dem üblichen Entwurfsablauf eines digitalen LSI?
  5. Welche Aussage zur Logiksynthese ist richtig?

Vergleiche zu diesem Thema