Wie wird die Beschreibung der Timing-Bedingungen wie Taktperiode und Ein-/Ausgangsverzögerungen für Logiksynthese und statische Timing-Analyse genannt?

Antwort: B. Timing-Randbedingungen (z. B. SDC)

Timing-Randbedingungen enthalten Taktperiode und -form, Verzögerungen der Ein- und Ausgangsports sowie Angaben zu Pfaden, deren Timing nicht verifiziert wird (False Paths), oder Pfaden, die mehrere Zyklen brauchen dürfen, und sind z. B. im SDC-Format geschrieben. Das Werkzeug optimiert und verifiziert die Schaltung so, dass diese Randbedingungen erfüllt werden. Sind die Randbedingungen falsch, kann ein Chip entstehen, der trotz vollständigen Bestehens im Werkzeug nicht korrekt arbeitet. PDK ist die Gesamtheit der Entwurfsdaten, GDSII ein Layoutformat.