Timing-Analyse und CDC

Für welchen Pfad ist das Setzen eines False Path (set_false_path) angemessen?

  1. AEin Pfad, der strukturell verbunden ist, über den aber z. B. wegen sich gegenseitig ausschließender Auswahlbedingungen tatsächlich nie ein Signal läuft
  2. BEin Pfad mit großer Timing-Verletzung, die schwer zu beheben ist
  3. CEin Pfad, bei dem Daten nur alle 2 Zyklen einmal übernommen werden müssen
Antwort und Erläuterung anzeigen

Antwort: A. Ein Pfad, der strukturell verbunden ist, über den aber z. B. wegen sich gegenseitig ausschließender Auswahlbedingungen tatsächlich nie ein Signal läuft

Die STA untersucht alle verbundenen Pfade, ohne die Bedeutung der Logik zu berücksichtigen. Daher können auch für Pfade, die tatsächlich nie durchlaufen werden, Verletzungen gemeldet werden, etwa bei einer Schaltung, in der zwei Multiplexer mit demselben Auswahlsignal jeweils entgegengesetzte Eingänge wählen. Solche Pfade werden als False Path angegeben und von der Analyse ausgeschlossen. Schließt man einen Pfad aus, nur weil er schwer zu beheben ist, verdeckt man einen echten Fehler. Ein Pfad, der alle 2 Zyklen einmal übernimmt, sollte als Multicycle-Pfad mit verlängerter Zeit weiter analysiert werden.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Bei einem Takt mit 2,0 ns Periode und 50 % Tastverhältnis gibt es einen Pfad, der an der steigenden Flanke sendet und an der fallenden Flanke übernimmt. Welcher Maximalwert ist für die Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik zulässig, wenn die Setup-Zeit 0,1 ns und der Skew 0 beträgt?
  2. Bei einem Takt mit 2,0 ns Periode gibt es einen Pfad von einem Flipflop, das an der steigenden Flanke zum Zeitpunkt 0 Daten ausgibt, zu einem Latch, das zum Zeitpunkt 1,0 ns öffnet (transparent wird) und zum Zeitpunkt 2,0 ns schließt. Wie viel Zeit wurde in diesem Latch geliehen (Time Borrowing), wenn die Daten zum Zeitpunkt 1,4 ns am Latch ankommen?
  3. Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?
  4. Bei einem Takt mit 2,0 ns Periode ist an einem Eingangspin set_input_delay 0,6 ns gesetzt. Welche maximale Verzögerung ist für den chipinternen Pfad vom Eingangspin zum Flipflop zulässig, wenn die Setup-Zeit des internen Flipflops 0,1 ns beträgt und Taktverzögerung und Skew vernachlässigt werden?
  5. Was stellt der bei set_output_delay angegebene Wert dar?