Deutsch
Menü

Timing-Analyse und CDC

Bei einem Takt mit 2,0 ns Periode und 50 % Tastverhältnis gibt es einen Pfad, der an der steigenden Flanke sendet und an der fallenden Flanke übernimmt. Welcher Maximalwert ist für die Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik zulässig, wenn die Setup-Zeit 0,1 ns und der Skew 0 beträgt?

  1. A1,9 ns
  2. B1,0 ns
  3. C0,9 ns
Antwort und Erläuterung anzeigen

Antwort: C. 0,9 ns

Ein Pfad, der an der steigenden Flanke sendet und an der fallenden empfängt, heißt Halbzyklus-Pfad. Die übernehmende Flanke kommt eine halbe Periode, also 1,0 ns, nach dem Senden; die zulässige Verzögerung beträgt somit 1,0 − 0,1 = 0,9 ns. 1,9 ns ist der Wert unter der Annahme, die volle Periode stünde zur Verfügung, 1,0 ns der Wert ohne Abzug der Setup-Zeit. Ein Halbzyklus-Pfad ist für Setup kritisch, für Hold hingegen entsteht ein großer Spielraum, da Hold gegen die fallende Flanke eine halbe Periode davor geprüft wird.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Bei einem Takt mit 2,0 ns Periode gibt es einen Pfad von einem Flipflop, das an der steigenden Flanke zum Zeitpunkt 0 Daten ausgibt, zu einem Latch, das zum Zeitpunkt 1,0 ns öffnet (transparent wird) und zum Zeitpunkt 2,0 ns schließt. Wie viel Zeit wurde in diesem Latch geliehen (Time Borrowing), wenn die Daten zum Zeitpunkt 1,4 ns am Latch ankommen?
  2. Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?
  3. Bei einem Takt mit 2,0 ns Periode ist an einem Eingangspin set_input_delay 0,6 ns gesetzt. Welche maximale Verzögerung ist für den chipinternen Pfad vom Eingangspin zum Flipflop zulässig, wenn die Setup-Zeit des internen Flipflops 0,1 ns beträgt und Taktverzögerung und Skew vernachlässigt werden?
  4. Was stellt der bei set_output_delay angegebene Wert dar?
  5. Bei einem Takt mit 2,5 ns Periode (400 MHz) ist an einem Ausgangspin set_output_delay 0,8 ns gesetzt. Welche maximale Verzögerung ist für kombinatorische Logik und Verdrahtung vom Flipflop bis zum Ausgangspin zulässig, wenn die Clock-to-Q-Verzögerung des den Ausgangspin treibenden Flipflops 0,2 ns beträgt (Taktverzögerung vernachlässigt)?