Deutsch
Menü

Timing-Analyse und CDC

Bei einem Takt mit 2,0 ns Periode gibt es einen Pfad von einem Flipflop, das an der steigenden Flanke zum Zeitpunkt 0 Daten ausgibt, zu einem Latch, das zum Zeitpunkt 1,0 ns öffnet (transparent wird) und zum Zeitpunkt 2,0 ns schließt. Wie viel Zeit wurde in diesem Latch geliehen (Time Borrowing), wenn die Daten zum Zeitpunkt 1,4 ns am Latch ankommen?

  1. A0,6 ns
  2. B0,4 ns
  3. C1,4 ns
Antwort und Erläuterung anzeigen

Antwort: B. 0,4 ns

Ein Latch lässt den Eingang während der offenen Phase unverändert durch; auch wenn die Daten später als die öffnende Flanke ankommen, werden sie korrekt übernommen, sofern sie vor dem Schließen eintreffen. Die über die öffnende Flanke (1,0 ns) hinaus genutzten 1,4 − 1,0 = 0,4 ns sind das Time Borrowing; um diesen Betrag verringert sich die für die nächste Stufe verfügbare Zeit. 0,6 ns ist die verbleibende Zeit bis zum Schließen, 1,4 ns die Ankunftszeit selbst. Geliehen werden kann höchstens bis zum Zeitpunkt der schließenden Flanke abzüglich der Setup-Zeit des Latches.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?
  2. Bei einem Takt mit 2,0 ns Periode ist an einem Eingangspin set_input_delay 0,6 ns gesetzt. Welche maximale Verzögerung ist für den chipinternen Pfad vom Eingangspin zum Flipflop zulässig, wenn die Setup-Zeit des internen Flipflops 0,1 ns beträgt und Taktverzögerung und Skew vernachlässigt werden?
  3. Was stellt der bei set_output_delay angegebene Wert dar?
  4. Bei einem Takt mit 2,5 ns Periode (400 MHz) ist an einem Ausgangspin set_output_delay 0,8 ns gesetzt. Welche maximale Verzögerung ist für kombinatorische Logik und Verdrahtung vom Flipflop bis zum Ausgangspin zulässig, wenn die Clock-to-Q-Verzögerung des den Ausgangspin treibenden Flipflops 0,2 ns beträgt (Taktverzögerung vernachlässigt)?
  5. Bei einem Takt mit 1,0 ns Periode gibt es einen Pfad über die Flipflops A→B→C. A→B benötigt einschließlich Clock-to-Q-Verzögerung und Setup-Zeit 1,2 ns, für B→C genügen 0,8 ns. Wie muss der Takt von B verändert werden, um durch gezielt eingesetzten Skew beide Setup-Bedingungen zu erfüllen (die Takte von A und C kommen gleichzeitig an)?