Deutsch
Menü

Timing-Analyse und CDC

Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?

  1. ADass sich das Enable-Signal gleichzeitig mit der steigenden Taktflanke ändert
  2. BDass sich das Enable-Signal nur während der Phase ändert, in der der Takt 1 ist
  3. CDass sich das Enable-Signal nicht ändert, während der Takt 1 ist, und seine Änderung abgeschlossen ist, während der Takt 0 ist
Antwort und Erläuterung anzeigen

Antwort: C. Dass sich das Enable-Signal nicht ändert, während der Takt 1 ist, und seine Änderung abgeschlossen ist, während der Takt 0 ist

Ändert sich beim AND-Gatter das Enable, während der Takt 1 ist, wird der Ausgangstakt mittendrin abgeschnitten, oder es entsteht ein kurzer Impuls (Glitch). Die STA prüft daher, dass das Enable vor der steigenden Taktflanke stabil ist (Gating-Setup) und bis nach der fallenden Flanke gehalten wird (Gating-Hold). Bei einer Periode von 2,0 ns und 50 % Tastverhältnis muss die Änderung des Enables in den 1,0 ns zwischen der fallenden und der nächsten steigenden Flanke liegen. Mit einer Clock-Gating-Zelle mit integriertem Latch lässt sich dies leichter erfüllen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Bei einem Takt mit 2,0 ns Periode ist an einem Eingangspin set_input_delay 0,6 ns gesetzt. Welche maximale Verzögerung ist für den chipinternen Pfad vom Eingangspin zum Flipflop zulässig, wenn die Setup-Zeit des internen Flipflops 0,1 ns beträgt und Taktverzögerung und Skew vernachlässigt werden?
  2. Was stellt der bei set_output_delay angegebene Wert dar?
  3. Bei einem Takt mit 2,5 ns Periode (400 MHz) ist an einem Ausgangspin set_output_delay 0,8 ns gesetzt. Welche maximale Verzögerung ist für kombinatorische Logik und Verdrahtung vom Flipflop bis zum Ausgangspin zulässig, wenn die Clock-to-Q-Verzögerung des den Ausgangspin treibenden Flipflops 0,2 ns beträgt (Taktverzögerung vernachlässigt)?
  4. Bei einem Takt mit 1,0 ns Periode gibt es einen Pfad über die Flipflops A→B→C. A→B benötigt einschließlich Clock-to-Q-Verzögerung und Setup-Zeit 1,2 ns, für B→C genügen 0,8 ns. Wie muss der Takt von B verändert werden, um durch gezielt eingesetzten Skew beide Setup-Bedingungen zu erfüllen (die Takte von A und C kommen gleichzeitig an)?
  5. Was ist in der SDC richtig, wenn ein Takt mit einem Teiler durch 2 geteilt und für eine andere Schaltung verwendet wird?