Deutsch
Menü

Timing-Analyse und CDC

Wird für Setup ein Multicycle-Pfad von N (N ≥ 2) gesetzt, wird üblicherweise auch für Hold ein Multicycle-Pfad von N − 1 gesetzt. Was ist der richtige Grund dafür?

  1. AWeil sich die Prüfflanke für Hold zusammen mit der für Setup nach hinten verschiebt und die Prüfung zu streng wird; sie soll an die ursprüngliche Position zurückgesetzt werden
  2. BUm die Prüfflanke für Hold noch weiter nach hinten zu verschieben und so den Hold-Spielraum zu vergrößern
  3. CUm die Hold-Prüfung dieses Pfads von der Analyse auszuschließen
Antwort und Erläuterung anzeigen

Antwort: A. Weil sich die Prüfflanke für Hold zusammen mit der für Setup nach hinten verschiebt und die Prüfung zu streng wird; sie soll an die ursprüngliche Position zurückgesetzt werden

Standardmäßig prüft die STA Hold an der Flanke, die eine vor der Setup-Übernahmeflanke liegt. Wird Setup auf 2 Zyklen gesetzt, wandert auch die Prüfflanke für Hold von Zeitpunkt 0 um 1 Periode nach hinten; bei einer Periode von 2,0 ns entsteht dann eine Verletzung, sofern die Daten nicht mindestens 2,0 ns verspätet ankommen. Wird für Hold ein Multicycle-Pfad von N − 1 = 1 angegeben, kehrt die Prüfflanke zu Zeitpunkt 0 zurück, und es gelten dieselben Bedingungen wie für normale Pfade. Die Hold-Prüfung wird dabei nicht entfernt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Für welchen Pfad ist das Setzen eines False Path (set_false_path) angemessen?
  2. Bei einem Takt mit 2,0 ns Periode und 50 % Tastverhältnis gibt es einen Pfad, der an der steigenden Flanke sendet und an der fallenden Flanke übernimmt. Welcher Maximalwert ist für die Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik zulässig, wenn die Setup-Zeit 0,1 ns und der Skew 0 beträgt?
  3. Bei einem Takt mit 2,0 ns Periode gibt es einen Pfad von einem Flipflop, das an der steigenden Flanke zum Zeitpunkt 0 Daten ausgibt, zu einem Latch, das zum Zeitpunkt 1,0 ns öffnet (transparent wird) und zum Zeitpunkt 2,0 ns schließt. Wie viel Zeit wurde in diesem Latch geliehen (Time Borrowing), wenn die Daten zum Zeitpunkt 1,4 ns am Latch ankommen?
  4. Was prüft die Clock-Gating-Prüfung der STA bei einer Schaltung, die den Takt mit einem AND-Gatter mit 2 Eingängen aus Takt und Enable-Signal anhält?
  5. Bei einem Takt mit 2,0 ns Periode ist an einem Eingangspin set_input_delay 0,6 ns gesetzt. Welche maximale Verzögerung ist für den chipinternen Pfad vom Eingangspin zum Flipflop zulässig, wenn die Setup-Zeit des internen Flipflops 0,1 ns beträgt und Taktverzögerung und Skew vernachlässigt werden?