Français
Menu

Analyse temporelle et CDC

Pour quel chemin est-il approprié de définir un faux chemin (set_false_path) ?

  1. AUn chemin structurellement connecté dans le circuit, mais par lequel aucun signal ne se propage en réalité, par exemple parce que les conditions de sélection sont incompatibles
  2. BUn chemin présentant une forte violation temporelle difficile à corriger
  3. CUn chemin qui n'a besoin de capturer les données qu'une fois tous les 2 cycles
Afficher la réponse et l'explication

Réponse : A. Un chemin structurellement connecté dans le circuit, mais par lequel aucun signal ne se propage en réalité, par exemple parce que les conditions de sélection sont incompatibles

La STA examine tous les chemins connectés sans tenir compte de la signification logique. Des violations peuvent donc apparaître sur des chemins jamais empruntés en réalité, comme dans un circuit où deux multiplexeurs sélectionnent des entrées opposées avec le même signal de sélection. On déclare ces chemins comme faux chemins pour les exclure de l'analyse. Les exclure parce qu'ils sont difficiles à corriger masquerait de vrais défauts. Un chemin capturé une fois tous les 2 cycles doit rester analysé, en tant que chemin multicycle au temps allongé.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Avec une horloge de période 2,0 ns et de rapport cyclique 50 %, un chemin émet sur le front montant et capture sur le front descendant. Avec un temps d'établissement de 0,1 ns et un skew nul, quelle est la valeur maximale admissible pour la somme du délai horloge-sortie et du délai combinatoire ?
  2. Avec une horloge de période 2,0 ns, un chemin va d'une bascule qui émet ses données au front montant de l'instant 0 vers un verrou (latch) qui s'ouvre (devient transparent) à l'instant 1,0 ns et se ferme à l'instant 2,0 ns. Si les données arrivent au verrou à l'instant 1,4 ns, quel est le temps emprunté (time borrowing) par ce verrou ?
  3. Dans un circuit qui arrête l'horloge au moyen d'une porte AND à 2 entrées recevant l'horloge et un signal de validation (enable), quel est le contenu correct de la vérification de clock gating effectuée par la STA ?
  4. Avec une horloge de période 2,0 ns, set_input_delay 0,6 ns est défini sur une broche d'entrée. Si le temps d'établissement de la bascule interne est de 0,1 ns et qu'on ignore le délai et le skew de l'horloge, quel est le délai maximal admissible pour le chemin interne à la puce, de la broche d'entrée jusqu'à la bascule ?
  5. Que représente correctement la valeur spécifiée par set_output_delay ?