繁體中文
選單

時序分析與CDC

在週期 2.0 ns 的時脈下，有一條從在時刻0的上升邊緣輸出資料的正反器，到在時刻 1.0 ns 開啟（變為透通）、在時刻 2.0 ns 關閉之鎖存器的路徑。當資料在時刻 1.4 ns 到達鎖存器時，此鎖存器借用的時間（時間借用）是多少？

  1. A0.6 ns
  2. B0.4 ns
  3. C1.4 ns
查看答案與解析

正確答案：B. 0.4 ns

鎖存器在開啟期間會讓輸入直接通過，因此即使資料比開啟邊緣晚到，只要在關閉前到達就能正確接收。超過開啟邊緣（1.0 ns）所使用的 1.4 − 1.0 = 0.4 ns 即為時間借用，下一級可用的時間也會減少相同的量。0.6 ns 是到關閉為止的剩餘時間，1.4 ns 是到達時間本身。可借用的上限，為關閉邊緣減去鎖存器建立時間的時刻。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 在以時脈與致能訊號的2輸入AND閘停止時脈的電路中，STA的時脈閘控檢查所確認的內容何者正確？
  2. 在週期 2.0 ns 的時脈下，輸入端子設定了 set_input_delay 0.6 ns。若內部正反器的建立時間為 0.1 ns，並忽略時脈的延遲與時脈偏移，從輸入端子到正反器的晶片內部路徑容許的最大延遲是多少？
  3. set_output_delay 所指定的值代表什麼，下列何者正確？
  4. 在週期 2.5 ns（400 MHz）的時脈下，輸出端子設定了 set_output_delay 0.8 ns。驅動輸出端子之正反器的時脈→輸出延遲為 0.2 ns 時，從正反器到輸出端子的組合電路與繞線容許的最大延遲是多少（忽略時脈的延遲）？
  5. 在週期 1.0 ns 的時脈下，有一條由正反器A→B→C連接的路徑。A→B包含時脈→輸出延遲與建立時間需要 1.2 ns，B→C則 0.8 ns 即足夠。若要刻意利用時脈偏移使兩者的建立時間都滿足，B的時脈應如何調整（假設A與C的時脈同時到達）？