在週期 2.0 ns 的時脈下，輸入端子設定了 set_input_delay 0.6 ns。若內部正反器的建立時間為 0.1 ns，並忽略時脈的延遲與時脈偏移，從輸入端子到正反器的晶片內部路徑容許的最大延遲是多少？

正確答案：A. 1.3 ns

set_input_delay 用來指定從時脈邊緣到資料抵達輸入端子為止，在晶片外部所耗用的時間，例如外部發送端元件的時脈→輸出延遲與電路板的繞線延遲。晶片內部可用的是剩餘的時間，即 2.0 − 0.6 − 0.1 = 1.3 ns。1.9 ns 是未考慮輸入延遲的值，1.4 ns 是忘了減去建立時間的值。若未正確指定輸入延遲，從輸入端子出發的路徑就無法被正確分析。