타이밍 분석과 CDC

셋업 멀티사이클 패스를 N(N ≥ 2)으로 설정했을 때, 홀드에 대해서도 보통 멀티사이클 패스를 N − 1로 설정합니다. 그 이유로 올바른 것은?

  1. A홀드의 확인 에지도 셋업과 함께 뒤로 밀려 지나치게 엄격해지므로 원래 위치로 되돌리기 위해
  2. B홀드의 확인 에지를 더 뒤로 밀어 홀드의 여유를 늘리기 위해
  3. C그 경로의 홀드 체크를 분석에서 제외하기 위해
정답과 해설 보기

정답: A. 홀드의 확인 에지도 셋업과 함께 뒤로 밀려 지나치게 엄격해지므로 원래 위치로 되돌리기 위해

STA의 기본 설정에서는 홀드를 셋업 캡처 에지의 하나 앞 에지에서 확인합니다. 셋업을 2사이클로 하면 홀드의 확인 에지도 시각 0에서 1주기 후로 옮겨 가므로, 주기가 2.0 ns라면 데이터가 2.0 ns 이상 늦게 도착하지 않으면 위반이 되어 버립니다. 홀드 멀티사이클 패스를 N − 1 = 1로 지정하면 확인 에지가 시각 0으로 돌아와 일반 경로와 같은 조건이 됩니다. 홀드 체크를 제외하는 것은 아닙니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. 폴스 패스(set_false_path)를 설정하는 것이 적절한 경로는?
  2. 주기 2.0 ns, 듀티비 50%인 클럭으로 상승 에지에서 송신하고 하강 에지에서 캡처하는 경로가 있습니다. 셋업 타임을 0.1 ns, 스큐를 0으로 하면 클럭→출력 지연과 조합 회로 지연의 합으로 허용되는 최댓값은 얼마입니까?
  3. 주기 2.0 ns인 클럭으로, 시각 0의 상승 에지에서 데이터를 내보내는 플립플롭으로부터 시각 1.0 ns에 열리고(투과 상태가 되고) 시각 2.0 ns에 닫히는 래치로 가는 경로가 있습니다. 데이터가 래치에 시각 1.4 ns에 도착했을 때 이 래치에서 빌린 시간(타임 보로잉)은 얼마입니까?
  4. 클럭과 인에이블 신호의 2입력 AND 게이트로 클럭을 멈추는 회로에서, STA의 클럭 게이팅 체크가 확인하는 내용으로 올바른 것은?
  5. 주기 2.0 ns인 클럭에서 입력 단자에 set_input_delay 0.6 ns가 설정되어 있습니다. 내부 플립플롭의 셋업 타임이 0.1 ns이고 클럭의 지연과 스큐를 무시하면, 입력 단자에서 플립플롭까지의 칩 내부 경로에 허용되는 최대 지연은 얼마입니까?