Analyse temporelle et CDC

Lorsqu'on définit un chemin multicycle de N (N ≥ 2) pour le setup, on définit généralement aussi un chemin multicycle de N − 1 pour le hold. Quelle en est la raison correcte ?

  1. AParce que le front de vérification du hold se décale lui aussi vers l'arrière avec celui du setup et devient trop contraignant, et qu'il faut le ramener à sa position d'origine
  2. BPour décaler encore plus vers l'arrière le front de vérification du hold et augmenter la marge de hold
  3. CPour exclure de l'analyse la vérification du hold sur ce chemin
Afficher la réponse et l'explication

Réponse : A. Parce que le front de vérification du hold se décale lui aussi vers l'arrière avec celui du setup et devient trop contraignant, et qu'il faut le ramener à sa position d'origine

Par défaut, la STA vérifie le hold sur le front qui précède le front de capture du setup. Si l'on passe le setup à 2 cycles, le front de vérification du hold passe lui aussi de l'instant 0 à une période plus tard ; avec une période de 2,0 ns, les données devraient alors arriver avec au moins 2,0 ns de retard pour éviter une violation. En spécifiant un chemin multicycle de N − 1 = 1 pour le hold, le front de vérification revient à l'instant 0, dans les mêmes conditions que pour un chemin ordinaire. La vérification du hold n'est pas supprimée pour autant.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Pour quel chemin est-il approprié de définir un faux chemin (set_false_path) ?
  2. Avec une horloge de période 2,0 ns et de rapport cyclique 50 %, un chemin émet sur le front montant et capture sur le front descendant. Avec un temps d'établissement de 0,1 ns et un skew nul, quelle est la valeur maximale admissible pour la somme du délai horloge-sortie et du délai combinatoire ?
  3. Avec une horloge de période 2,0 ns, un chemin va d'une bascule qui émet ses données au front montant de l'instant 0 vers un verrou (latch) qui s'ouvre (devient transparent) à l'instant 1,0 ns et se ferme à l'instant 2,0 ns. Si les données arrivent au verrou à l'instant 1,4 ns, quel est le temps emprunté (time borrowing) par ce verrou ?
  4. Dans un circuit qui arrête l'horloge au moyen d'une porte AND à 2 entrées recevant l'horloge et un signal de validation (enable), quel est le contenu correct de la vérification de clock gating effectuée par la STA ?
  5. Avec une horloge de période 2,0 ns, set_input_delay 0,6 ns est défini sur une broche d'entrée. Si le temps d'établissement de la bascule interne est de 0,1 ns et qu'on ignore le délai et le skew de l'horloge, quel est le délai maximal admissible pour le chemin interne à la puce, de la broche d'entrée jusqu'à la bascule ?