薄膜沉積（CVD與PVD）
關於成膜中階梯覆蓋率（step coverage）的說明，下列何者正確？
- A表示在階梯的側壁或底部，相較於平坦部分附著多少厚度的薄膜
- B表示薄膜的電阻
- C表示每分鐘的成膜速率
查看答案與解析
正確答案：A. 表示在階梯的側壁或底部，相較於平坦部分附著多少厚度的薄膜
階梯覆蓋率表示在溝槽或孔洞等階梯的側壁與底部，相較於平坦部分附著了多少薄膜，例如以「底部膜厚 ÷ 頂面膜厚」的百分比表示。一般而言，濺鍍等PVD因原子直線飛行而較低（深孔底部甚至在10%以下），CVD因表面反應能繞進去而較高，ALD則幾乎達100%。在需要於微細孔洞中形成薄而均勻之薄膜的阻障層或閘極膜，此指標會左右成膜方法的選擇。