Deutsch
Menü

Timing-Analyse und CDC

Als OCV-Derating werden bei der Setup-Analyse die Verzögerungen des sendenden Taktpfads und des Datenpfads mit 1,1 und die des empfangenden Taktpfads mit 0,9 multipliziert. Wie groß ist der Setup-Slack bei einem sendenden Taktpfad von 1,0 ns, einem Datenpfad (einschließlich Clock-to-Q) von 1,5 ns, einem empfangenden Taktpfad von 1,0 ns (ohne gemeinsamen Abschnitt), einer Periode von 3,0 ns und einer Setup-Zeit von 0,1 ns?

  1. A1,05 ns
  2. B1,40 ns
  3. C1,25 ns
Antwort und Erläuterung anzeigen

Antwort: A. 1,05 ns

OCV-Derating berücksichtigt, dass Verzögerungen auch innerhalb desselben Chips je nach Ort streuen, und nimmt für Setup die ungünstigste Kombination an (Sendeseite langsam, Empfangstakt schnell). Die Ankunftszeit beträgt 1,1 × (1,0 + 1,5) = 2,75 ns, die geforderte Zeit 3,0 + 0,9 × 1,0 − 0,1 = 3,8 ns; der Slack beträgt also 1,05 ns. 1,40 ns ist der Wert ohne Derating, 1,25 ns der Wert, bei dem nur der Datenpfad mit dem Faktor multipliziert wurde. Bei der Hold-Analyse werden die Faktoren umgekehrt angewandt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Welche Erklärung der CRPR (Entfernung des Pessimismus des gemeinsamen Pfads), die in einer STA mit OCV-Derating durchgeführt wird, wenn sendender und empfangender Taktpfad bis zu einem Punkt gemeinsam verlaufen, ist richtig?
  2. In einer Schaltung mit einem Takt der Periode 2,0 ns gibt es einen Pfad mit einer Datenankunftszeit (Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik) von 3,3 ns und einer Setup-Zeit von 0,1 ns. Da dieser Pfad nur alle 2 Zyklen einmal übernommen werden muss, wurde für Setup ein Multicycle-Pfad von 2 gesetzt. Wie groß ist der Setup-Slack?
  3. Wird für Setup ein Multicycle-Pfad von N (N ≥ 2) gesetzt, wird üblicherweise auch für Hold ein Multicycle-Pfad von N − 1 gesetzt. Was ist der richtige Grund dafür?
  4. Für welchen Pfad ist das Setzen eines False Path (set_false_path) angemessen?
  5. Bei einem Takt mit 2,0 ns Periode und 50 % Tastverhältnis gibt es einen Pfad, der an der steigenden Flanke sendet und an der fallenden Flanke übernimmt. Welcher Maximalwert ist für die Summe aus Clock-to-Q-Verzögerung und Verzögerung der kombinatorischen Logik zulässig, wenn die Setup-Zeit 0,1 ns und der Skew 0 beträgt?