Nederlands
Menu

Timinganalyse en CDC

Als OCV-derating worden bij de setupanalyse de vertragingen van het verzendende klokpad en van het datapad met 1,1 vermenigvuldigd en die van het ontvangende klokpad met 0,9. Hoe groot is de setup-slack bij een verzendend klokpad van 1,0 ns, een datapad (inclusief clock-to-output) van 1,5 ns, een ontvangend klokpad van 1,0 ns (geen gemeenschappelijk deel), een periode van 3,0 ns en een setuptijd van 0,1 ns?

  1. A1,05 ns
  2. B1,40 ns
  3. C1,25 ns
Antwoord en toelichting tonen

Antwoord: A. 1,05 ns

OCV-derating houdt rekening met de spreiding van vertragingen tussen plaatsen op dezelfde chip en gaat voor setup uit van de ongunstigste combinatie (verzendende kant traag, ontvangende klok snel). De aankomsttijd is 1,1 × (1,0 + 1,5) = 2,75 ns en de vereiste tijd 3,0 + 0,9 × 1,0 − 0,1 = 3,8 ns, dus de slack is 1,05 ns. 1,40 ns is de waarde zonder derating, 1,25 ns de waarde waarbij alleen het datapad met de factor is vermenigvuldigd. Bij de holdanalyse worden de factoren andersom toegepast.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Timinganalyse en CDC

  1. Welke beschrijving van CRPR (verwijdering van het pessimisme van het gemeenschappelijke pad), die bij STA met OCV-derating wordt toegepast wanneer het verzendende en het ontvangende klokpad tot een bepaald punt gemeenschappelijk zijn, is juist?
  2. In een schakeling die op een klok met een periode van 2,0 ns werkt, is er een pad met een aankomsttijd van de data (som van clock-to-output-vertraging en vertraging van de combinatorische logica) van 3,3 ns en een setuptijd van 0,1 ns. Omdat dit pad maar eens per 2 cycli hoeft over te nemen, is een setup-multicycle path van 2 ingesteld. Hoe groot is de setup-slack?
  3. Als het setup-multicycle path op N (N ≥ 2) wordt ingesteld, wordt voor hold gewoonlijk een multicycle path van N − 1 ingesteld. Wat is de juiste reden daarvoor?
  4. Voor welk pad is het instellen van een false path (set_false_path) passend?
  5. Met een klok met een periode van 2,0 ns en een duty cycle van 50% is er een pad dat op de stijgende flank verzendt en op de dalende flank overneemt. Wat is bij een setuptijd van 0,1 ns en een skew van 0 de maximaal toegestane som van de clock-to-output-vertraging en de vertraging van de combinatorische logica?