MOSFET

CMOSインバータの論理しきい値電圧を電源電圧のほぼ半分にするための設計として正しいものはどれか。

  1. AnMOSを取り除く
  2. B電源電圧を0 Vにする
  3. CpMOSとnMOSの駆動能力がつり合うよう、pMOSのゲート幅をnMOSより広くする
答えと解説を見る

正解:C. pMOSとnMOSの駆動能力がつり合うよう、pMOSのゲート幅をnMOSより広くする

正孔の移動度は電子より小さいため、同じ寸法ではpMOSの駆動能力がnMOSより低くなります。pMOSのゲート幅を広くして駆動能力をそろえると、論理しきい値が電源電圧の約半分になり、立ち上がりと立ち下がりの速さもそろいます。

この分野を解く 分野ページへ

MOSFETのほかの問題

  1. nMOSとpMOSを並列に接続したトランスミッションゲートの利点として正しいものはどれか。
  2. MOSFETのゲート-ソース間に、定格を大きく超える電圧を加えたときに起こりうる破壊はどれか。
  3. MOSFETのチャネルの移動度が、シリコン結晶内部の移動度より小さくなる主な理由として正しいものはどれか。
  4. 短チャネルのMOSFETで、ドレイン電流が(VGS − Vth)の2乗則より小さくなり、1乗に近い依存性を示すようになる主な原因はどれか。
  5. CMOS論理ゲートの遅延時間をおおまかに表す式として適切なものはどれか。(C:負荷容量、V:電源電圧、I:駆動電流)