MOSFET

CMOS 인버터의 논리 문턱 전압을 전원 전압의 거의 절반으로 만들기 위한 설계로 올바른 것은?

  1. AnMOS를 제거한다
  2. B전원 전압을 0 V로 한다
  3. CpMOS와 nMOS의 구동 능력이 균형을 이루도록 pMOS의 게이트 폭을 nMOS보다 넓게 한다
정답과 해설 보기

정답: C. pMOS와 nMOS의 구동 능력이 균형을 이루도록 pMOS의 게이트 폭을 nMOS보다 넓게 한다

정공의 이동도는 전자보다 작기 때문에 같은 치수에서는 pMOS의 구동 능력이 낮아 논리 문턱이 그라운드 쪽으로 치우칩니다. pMOS의 게이트 폭을 nMOS의 2~3배로 하여 구동 능력을 맞추면 논리 문턱이 전원 전압의 약 절반이 되고, 노이즈 마진이 상하로 같아지며 상승과 하강의 지연도 같아집니다. 다만 면적과 입력 커패시턴스가 늘어나기 때문에 속도를 중시하는 회로에서는 일부러 비율을 작게 하기도 합니다.

이 분야 연습하기 분야로 돌아가기

MOSFET의 다른 문제

  1. nMOS와 pMOS를 병렬로 접속한 트랜스미션 게이트의 장점으로 올바른 것은?
  2. MOSFET의 게이트-소스 간에 정격을 크게 초과하는 전압을 가했을 때 일어날 수 있는 파괴는 무엇인가?
  3. MOSFET 채널의 이동도가 실리콘 결정 내부의 이동도보다 작아지는 주된 이유로 올바른 것은?
  4. 단채널 MOSFET에서 드레인 전류가 (VGS − Vth)의 제곱 법칙보다 작아지고 1제곱에 가까운 의존성을 보이게 되는 주된 원인은 무엇인가?
  5. CMOS 논리 게이트의 지연 시간을 대략적으로 나타내는 식으로 적절한 것은? (C: 부하 커패시턴스, V: 전원 전압, I: 구동 전류)

이 분야의 비교