Set ontwerpgegevens die de foundry aan ontwerpers levert: ontwerpregels, componentmodellen, celbibliotheken, verificatieregels en dergelijke.
Japanse benaming: PDK(プロセスデザインキット)
“PDK (process design kit)” komt voor in 3 oefenvragen uit 1 onderwerpen, bijv. LSI-ontwerpflow en EDA.
Vakgebied: LSI-ontwerpflow en EDA
Antwoord: A. PDK (process design kit)
Een PDK bevat de ontwerpregels van het proces, SPICE-modellen van onder meer transistors, regelbestanden voor DRC en LVS, gegevens voor de extractie van parasitaire elementen van de bedrading en layouts van basiscomponenten. Met een PDK kunnen ontwerpers schakelingen ontwerpen die bij die foundry kunnen worden geproduceerd. De bibliotheek van standaardcellen wordt soms los van de PDK geleverd. Een IP-core is een schakelingsblok en HDL een beschrijvingstaal.
Antwoord: B. Timingbeperkingen (zoals SDC)
Timingbeperkingen leggen onder meer de periode en golfvorm van de klok, de vertragingen van in- en uitgangspoorten en de aanwijzing van paden waarvan de timing niet wordt geverifieerd (false paths) of die meerdere cycli mogen duren vast, en worden geschreven in bijvoorbeeld het SDC-formaat. De tool optimaliseert en verifieert de schakeling zodat aan deze beperkingen wordt voldaan. Als de beperkingen onjuist zijn, kan een chip ontstaan die niet goed werkt, ook al slaagt alles volgens de tool. PDK is de set ontwerpgegevens en GDSII een layoutformaat.
Een PDK bevat de ontwerpregels van het proces, SPICE-modellen van onder meer transistors, regelbestanden voor DRC en LVS, gegevens voor de extractie van parasitaire elementen van de bedrading en layouts van basiscomponenten.
Hoe heet de complete set ontwerpgegevens die een foundry aa…PDK is de set ontwerpgegevens en GDSII een layoutformaat.
Hoe heet de beschrijving van timingvoorwaarden zoals klokpe…Bij Monte-Carlosimulatie wordt schakelingssimulatie honderden tot duizenden keren herhaald waarbij parameters zoals de drempelspanning op basis van het variatiemodel van de PDK met toevalsgetallen worden gewijzigd.
Welke methode simuleert bij het ontwerp van analoge schakel…Foundry SPICE DRC (design rule check) LVS Hardwarebeschrijvingstaal (HDL) Logische synthese STA (statische timinganalyse) Opbrengst (yield) Drempelspanning (threshold voltage) Clock gating