Hoe heet de beschrijving van timingvoorwaarden zoals klokperiode en vertragingen van ingangen en uitgangen die bij logische synthese en statische timinganalyse wordt gebruikt?

Antwoord: B. Timingbeperkingen (zoals SDC)

Timingbeperkingen leggen onder meer de periode en golfvorm van de klok, de vertragingen van in- en uitgangspoorten en de aanwijzing van paden waarvan de timing niet wordt geverifieerd (false paths) of die meerdere cycli mogen duren vast, en worden geschreven in bijvoorbeeld het SDC-formaat. De tool optimaliseert en verifieert de schakeling zodat aan deze beperkingen wordt voldaan. Als de beperkingen onjuist zijn, kan een chip ontstaan die niet goed werkt, ook al slaagt alles volgens de tool. PDK is de set ontwerpgegevens en GDSII een layoutformaat.